CMS8F003

用户手册

增强型闪存8位CMOS单片机

Rev. 0.1.0

请注意以下有关CMS知识产权政策

*中微半导体(深圳)股份有限公司(以下简称本公司)已申请了专利,享有绝对的合法权益。与本公司MCU或其他产品有关的专利权并未被同意授权使用,任何经由不当手段侵害本公司专利权的公司、组织或个人,本公司将采取一切可能的法律行动,遏止侵权者不当的侵权行为,并追讨本公司因侵权行为所受的损失、或侵权者所得的不法利益。

*中微半导体(深圳)股份有限公司的名称和标识都是本公司的注册商标。

**本公司保留对规格书中产品在可靠性、功能和设计方面的改进作进一步说明的权利。然而本公司对于规格内容的使用不负责任。文中提到的应用其目的仅仅是用来做说明,本公司不保证和不表示这些应用没有更深入的修改就能适用,也不推荐它的产品使用在会由于故障或其它原因可能会对人身造成危害的地方。本公司的产品不授权适用于救生、维生器件或系统中作为关键器件。本公司拥有不事先通知而修改产品的权利,对于最新的信息,请参考官方网站 www.mcu.com.cn。



目录

1. F	中央外	处理器(CPU)	7
1.1	内	存	7
1	.1.1	程序内存	7
1	.1.2	数据存储器	9
1.2	累	l加器(ACC)1	4
1.3	В	寄存器(B)1	4
1.4	堆	栈指针寄存器(SP)1	4
1.5	数	据指针寄存器(DPTR)	4
1.6	数	(据指针选择寄存器(DPS)1	5
1.7		!序状态寄存器(PSW)1	
1.8	程	!序计数器(PC)1	6
1.9	时	ˈ序存取寄存器(TA)1	6
1.10		[位状态寄存器(RSTF)1	
1.11		[分频器(OPTION_REG)1	
1.12		门狗计数器(WDT)2	
		WDT 周期	
		看门狗计数器清除寄存器 WDTCLR2	
1	.12.3	看门狗定时器控制寄存器 WDTCON2	1
2. 🕺	系统印	寸钟2	2
2.1	概	述系统振荡器	2
		内部 RC 振荡	
2	2.1.2	外部 XT 振荡	
2.2	起		
2.3			
2.4	时	· 钟框图	4
2 4	宣心	2	_
3.1		. 电复位	
3.2		i电复位	
	3.2.1	概述	
	3.2.2	掉电复位的改进办法	
3.3		门狗复位	
4. 1	氏功制	毛模式2	9
4.1	电	.源管理寄存器 PCON	9
4.2	ID)LE 空闲模式3	0
4.3	S	TOP 休眠模式3	0
4	.3.1	从休眠状态唤醒	0
4	.3.2	休眠模式唤醒时间	0
5 L	/0 谜	5□3·	1
5.1		ODTo	
5.2		ORT0	
		PORT0 数据及方向控制	
5	5.2.2	PORT0 上拉电阻	4



5.2.3	PORT0 下拉电阻	34
5.2.4	PORT0 开漏控制	35
5.2.5	PORT0 电平变化中断	35
5.2.6	PORT0 模拟选择控制	36
5.3 F	PORT1	37
5.3.1	PORT1 数据及方向	37
5.3.2	PORT1 上拉电阻	38
5.3.3	PORT1 下拉电阻	38
5.3.4	PORT1 开漏控制	39
5.3.5	PORT1 电平变化中断	40
5.3.6	PORT1 模拟选择控制	41
5.4 F	PORT2	42
5.4.1	PORT2 数据及方向	42
5.4.2	PORT2 上拉电阻	43
5.4.3	PORT2 下拉电阻	43
5.4.4	PORT2 开漏控制	44
5.4.5	PORT2 电平变化中断	44
5.4.6	PORT2 模拟选择控制	46
5.5 F	PORT3	47
5.5.1	PORT3 数据及方向	47
5.5.2	PORT3 上拉电阻	48
5.5.1	PORT3 下拉电阻	48
5.5.2	PORT3 开漏控制	49
5.5.3	PORT3 电平变化中断	49
5.5.4	PORT3 模拟选择控制	51
5.6 I	/O 口使用注意事项	52
6 山魠		53
	中断概述	
	中断重映射	
	中断控制寄存器	
6.3.1	中断控制寄存器	
6.3.2	外设中断允许寄存器	
6.3.3	外设中断请求寄存器	
6.3.4	中断偏移基地址寄存器 IREMAP	60
7. 定时	计数器	63
7.1	定时计数器 TIMER0 概述	63
7.2.1	8位定时器模式	
7.2.2	8位计数器模式	
7.2.3	软件可编程预分频器	
7.2.4	在 TIMER0 和 WDT 模块间切换预分频器	
7.2.5	TIMERO 中断	
	ラ TIMER0 相关寄存器	
	计数器	
8.1 T	「IMER1 概述	66



8.2	TIMER1 的工作原理	67
8.3	时钟源选择	67
8.3	3.1 内部时钟源	67
8.3	3.2 外部时钟源	68
8.4	TIMER1 预分频器	69
8.5	在异步计数器模式下的 TIMER1 工作原理	69
8.5	5.1 异步计数器模式下对 TIMER1 的读写操作	69
8.6	TIMER1 门控	70
8.7	TIMER1 中断	70
8.8	休眠期间的 TIMER1 工作原理	70
8.9	TIMER1 控制寄存器	71
9. 模	数转换(ADC)	72
9.1	ADC 概述	72
9.2	ADC 配置	
9.2		
9.2		
9.2		
9.2		
9.2		
9.2		
9.3	ADC 工作原理	
9.3		
9.3		
9.3		
9.3	1.1	
9.3		
9.3		
9.3	.o A/D 转换步骤	
	用同步/异步收发器(USART)	
10.1	USART 异步模式	
	1.1 USART 异步发生器	
	1.2 USART 异步接收器	
10.2	异步操作时的时钟准确度	
10.3	USART 相关寄存器	
10.4	USART 波特率发生器(BRG)	
10.5	USART 同步模式	
	.5.1 同步主控模式	
10.	.5.2 同步从动模式	95
11. SF	기 模块	96
11.1	SPI 模块概述	96
11.2	SPI 相关寄存器	97
11.3	SPI 工作原理	99
11.4	使能 SPI I/O	100
11.5	主控模式	100
11.6	从动模式	102



11.7	从动选择同步	102
11.8	休眠操作	104
11.9	复位的影响	104
12. I ² C	模块	105
12.1	I ² C 模块概述	105
12.2	I2C 相关寄存器说明	106
12.3	主控模式	109
12.3	3.1 I ² C 主控模式支持	109
12.3	3.2 波特率发生器	111
12.3	3.3 I ² C 主控模式发送	112
	3.4 I ² C 主控模式接收	
	3.5 I ² C 主控模式启动条件时序	
12.3	3.6 I ² C 主控模式重复启动条件时序	116
	3.7 应答序列时序	
	3.8 停止条件序列	
	3.9 时钟仲栽	
	3.10 多主机模式	
	3.11 多主机通信、总线冲突与总线仲裁	
12.4		
	1.1 寻址	
	1.2 接收	
	1.3 发送	
	1.4 I2C 屏蔽寄存器	
	1.5 I2C 从动超时保护	
12.5	休眠模式下的操作	
12.6	复位的影响	
13. 捕技	足模块(CCP)	125
13.1	捕捉模式	126
13.2	CCP 引脚配置	126
13.3	TIMER1 模式选择	126
13.4	软件中断	
13.5	CCP 预分频器	127
14. PW	/M 模块	128
14.1	引脚配置	128
14.2	相关寄存器说明	128
14.3	PWM 寄存器写操作顺序	133
14.4	PWM 周期	133
14.5	PWM 占空比	133
14.6	系统时钟频率的改变	133
14.7	可编程的死区延时模式	134
14.8	PWM 设置	134
15. FL	ASH 存储器	135
15.1	概述	135
15.2	相关寄存器	136



15.2.1	Flash 存储器控制寄存器	136
15.2.2	! Flash 存储器地址寄存器	138
15.2.3	3 Flash 存储器数据寄存器	139
15.3 i	卖 UID	140
15.4 i	卖 FLASH 存储器	141
15.5	写 FLASH 存储器	142
15.5.1	字写	142
15.5.2	2 页操作	143
15.6 F	FLASH 存储器操作注意事项	145
15.6.1	关于 Flash 存储器的操作时间	145
15.6.2	2 写校验	145
15.6.3	3 避免误写的保护	145
16. 比较	器(CMP)	146
16.1	CMP 功能框图	146
16.3	CMP 相关功能	146
16.3.1	CMP 功能描述	146
16.3.2	? CMP 内部电阻分压输出	147
16.3.3	3 CMP 监测电源电压	147
16.3.4	CMP 的中断使用	148
16.3.5	5 CMP 中断休眠唤醒	148
16.3.6	6 CMP 结果输出引脚配置	148
16.4	CMP 相关寄存器	149
17. 指令		151
17.1 7	符号说明	151
	もった。 19年 - 19年 -	
_		
18. 版本	修订说明	155



1. 中央处理器(CPU)

1.1 内存

1.1.1 程序内存

程序存储器空间:

FLASH:8K

0000H	复位向量	程序开始,跳转至用户程序
0003H	中断向量0	中断入口0,用户中断程序
000BH	中断向量1	中断入口1,用户中断程序
007BH	中断向量15	中断入口15,用户中断程序
0083H		用户程序区
1FFFH		程序结束
	跳转至复位向量0000H	

1.1.1.1 复位向量

单片机具有一个字长的系统复位向量(0000H)。具有以下 3 种复位方式:

- ◆ 上电复位
- ◆ 看门狗复位
- ◆ 低压复位(LVR)
- ◆ 外部复位

发生上述任一种复位后,程序将从 0000H 处重新开始执行,系统寄存器也都将恢复为默认值。根据 RSTF 寄存器中的 PD 和 TO 标志位的内容可以判断系统复位方式。



1.1.1.2 中断向量

芯片具有 17 个中断源及中断向量:

中断源	中断描述	中断向量	同级优先序列
INT0	外部中断 0	0-0x0003	1
Timer0	Timer0 溢出中断	1-0x000B	2
INT1	外部中断 1	2-0x0013	3
Timer1	Timer1 溢出中断	3-0x001B	4
TXIF	USART 发送中断	4-0x0023	5
RCIF	USART 接收中断	5-0x002B	6
ADC	ADC 中断	6-0x0033	7
PWM	PWM 中断	7-0x003B	8
IIC	IIC 中断	9-0x004B	10
BCLIF	IIC 总线冲突中断	10-0x0053	11
CCP	CCP 中断	11-0x005B	12
P0IF	PORT0 电平变化中断	12-0x0063	13
P1IF	PORT1 电平变化中断	13-0x006B	14
P2IF	PORT2 电平变化中断	14-0x0073	15
P3IF	PORT3 电平变化中断	15-0x007B	16
CMPIF	比较器中断	16-0x0103	17
SPIIF	SPI 中断	17-0x010B	18



1.1.2 数据存储器

1.1.2.1 通用数据存储器 RAM


内部数据存储器分为 3 个部分: 低 128Bytes、高 128Bytes、特殊功能寄存器 SFR。RAM 空间分配结构 框图如下图所示:



上图所示的高 128Bytes 和 SFR 占用相同的区域(80H~FFH),但它们本身却是独立的。直接寻址高于7FH的存储空间(SFR)和间接寻址高于7FH(高 128Bytes)的存储空间进入到不同的存储空间。

上图所示的低 128Bytes 空间寄存器分配如下图所示。最低的 32 字节(00H~1FH)组成了 4 个寄存器组,每组 8 个存储单元,以 R0~R7 作为单元编号,用于保存操作数及中间结果等。复位后,默认选择 0 组,如果选择其他寄存器组,需通过改变程序状态来决定。寄存器组后边的 16Bytes(20H~2FH)组成了可位寻址的存储空间,该区域的 RAM 单元既可以按字节操作,也可以对单元中的每一位直接位操作。剩余的 80 个存储单元(30H~7FH),用户可设置堆栈区和存储中间数据。








1.1.2.2 通用外部数据寄存器 XRAM

芯片内部有最大 256Bytes XRAM 区域,该区域与 FLASH/RAM 没有联系, XRAM 空间分配结构框图如下图所示:



XRAM/XSFR 空间访问通过 DPTR 数据指针操作,DPTR 包括两组指针: DPTR0, DPTR1, 由 DPS 寄存器选择。例如通过 MOVX 间接寻址操作,汇编代码如下:

MOV	R0,#01H	
MOV	A,#5AH	
MOVX	@R0,A	;将A中的数据写入XRAM地址01H中,高8位地址由DPH0/1决定

在 Keil51 中将 Target-->Memory Model 设置为 Large 后,C 编译器将采用 XRAM 作为变量地址。一般用 DPTR 进行 XRAM/XSFR 的操作。



1.1.2.3 特殊功能寄存器 SFR

特殊功能寄存器是指有特殊用途的寄存器集合,本质上是一些具有特殊功能的片内 RAM 单元,离散地分布在地址范围 80H~FFH 内。用户可以通过直接寻址指令对它们进行字节存取,地址低四位为 0000 或 1000的可进行位寻址。

H3 3~1	HJ-1342[1] E-13-E-0							
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F
0xF8		EEDAT	EEDATH	EEADR	EEADRH	EECON1	EECON2	EECON3
0xF0	В	INTCON	PIE1	PIE2	PIE3	PIR1	PIR2	PIR3
0xE8								
0xE0	ACC							
0xD8		SPICON	SPICON2	SPIBUF	ADRESL	ADRESH	ADCON0	ADCON1
0xD0	PSW	CMPCON0	CMPCON1	CMPCON2	P0OD	P10D	P2OD	P3OD
0xC8			USSEL	RCSTA	TXREG	RCREG	TXSTA	SPBRG
0xC0		ANSEL3	IICSEL	IICBUF	IICCON	IICCON2	IICADD	IICSTAT
0xB8		P0UP	P1UP	P2UP	P3UP	ANSEL0	ANSEL1	ANSEL2
0xB0	P3	P1INT0	P1INT1	P2INT0	P2INT1	P3INT0	P3INT1	RSTF
0xA8		P0RDN	P1RDN	P2RDN	P3RDN	P0INT1	EINTCTL	
0xA0	P2	IREMAP	CCPCON	CCPRL	CCPRH			
0x98		P0TRIS	P1TRIS	P2TRIS	P3TRIS	1		LVDCON
0x90	P1		1			WDTCLR	TA	WDTCON
0x88		TMR0	OPTION_REG	TMR1L	TMR1H	T1CON		OSCCON
0x80	P0	SP	DPL	DPH			DPS	PCON



1.1.2.4 外部特殊功能寄存器 XSFR

XSFR 是寻址空间与 XRAM 共用的特殊寄存器,主要包括: PWM 功能控制寄存器。其寻址范围如下图 所示:



外部特殊功能寄存器列表如下:

地址	寄存器	寄存器描述
F000H	PWMD0L	
F001H	PWMD1L	
F002H	PWMD2L	
F003H	PWMD3L	
F004H	PWMD4L	
F005H	PWMD01H	
F006H	PWMD23H	
F007H	PWMCON0	
F008H	PWMCON1	
F009H	PWMCON2	
F00AH	PWM4TL	
F00BH	PWMTL	
F00CH	PWMTH	
F00DH	PWM01DT	
F00EH	PWM23DT	
F00FH	-	



1.2 累加器 (ACC)

ALU 是 8Bit 宽的算术逻辑单元,MCU 所有的数学、逻辑运算均通过它来完成。它可以对数据进行加、减、移位及逻辑运算;ALU 也控制状态位(PSW 状态寄存器中),用来表示运算结果的状态。

ACC 寄存器是一个 8Bit 的寄存器, ALU 的运算结果可以存放在此。

1.3 B 寄存器(B)

B 寄存器在使用乘法和除法指令时使用。如不使用乘除法指令,也可作为通用寄存器使用。

1.4 堆栈指针寄存器(SP)

SP 寄存器指向堆栈的地址,复位后默认值为 0x07,意味着堆栈的区域从 RAM 地址的 08H 开始。该 SP 的值可以修改,如果将堆栈区域设置为 0xC0 开始,则系统复位后需要将 SP 的值设置为 0xBF。

影响 SP 的操作有:指令 PUSH、LCALL、ACALL、POP、RET、RETI 以及进入中断。

PUSH 指令占用堆栈中一个字节, LCALL, ACALL 及中断占用堆栈中两个字节, POP 指令释放一个字节, RET/RETI 指令释放两个字节。

使用 PUSH 指令会将被操作的寄存器的当前值自动保存到 RAM 中。

1.5 数据指针寄存器(DPTR)

数据指针主要用在 MOVX, MOVC 指令中, 其作用是定位 XRAM 与 ROM 的地址。芯片内部有 1 个数据指针寄存器 DPTR

每组指针包括两个 8 位寄存器: DPTR0={DPH,DPL};

例如操作 XRAM 的汇编代码如下:

MOV	DPTR,#0001H	
MOV	A,#5AH	
MOVX	@DPTR,A	;将A中的数据写入XRAM地址0001H中



1.6 数据指针选择寄存器(DPS)

数据指针选择寄存器 DPS

0x86	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DPS	ID1	ID0	TSL	AU	-			
读写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit7~Bit6 ID<1:0>: 自减/自加功能选择。

00= DPTR加1

01= DPTR减1

10= DPTR加1

11= DPTR减1

Bit5 TSL: 翻转选择使能;

1= 执行DPTR指令后, SEL位会自动翻转;

0= DPTR相关指令不影响SEL位。

Bit4 AU: 自加/减使能位;

1= 允许MOVX @DPTR或者MOVC @DPTR指令运行后,执行自减/自加的操作(由ID1-ID0决

定)

0= DPTR相关指令不影响DPTR本身。

Bit3~Bit0 -- 保留, 须均为0。

1.7 程序状态寄存器 (PSW)

程序状态寄存器 PSW

0xD0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PSW	CY	AC	F0	RS1	RS0	OV		Р
读写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit7 CY: 进位标志位;

1= 有进位;

0= 无进位。

Bit6 AC: 辅助进位标志位(半进位标志位);

1= 有进位;

0= 无进位。

Bit5 F0: 通用标志位。

Bit4~Bit3 RS<1:0>: 工作寄存器BANK选择位;

00= 选择Bank0;

01= 选择Bank1;

10= 选择Bank2;

11= 选择Bank3。

Bit2 OV: 溢出标志位;

1= 算术或逻辑运算有溢出;

0= 算术或逻辑运算无溢出。

Bit1 -- 保留, 须为0。

BitO P: 校验位;

1= 结果的最高位发生了进位。

0= 结果的最高位没有发生进位。

www.mcu.com.cn 15 / 155 V0.1.0



1.8 程序计数器 (PC)

程序计数器(PC)控制程序内存 FLASH 中的指令执行顺序,它可以寻址整个 FLASH 的范围,取得指令码后,程序计数器(PC)会自动加一,指向下一个指令码的地址。但如果执行跳转、条件跳转、向 PCL 赋值、子程序调用、初始化复位、中断、中断返回、子程序返回等操作时,PC 会加载与指令相关的地址而不是下一条指令的地址。

当遇到条件跳转指令且符合跳转条件时,当前指令执行过程中读取的下一条指令将会被丢弃,且会插入一个空指令操作周期,随后才能取得正确的指令。反之,就会顺序执行下一条指令。

1.9 时序存取寄存器(TA)

时序存取寄存器 TA

0x96	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TA	TA7	TA6	TA5	TA4	TA3	TA2	TA1	TA0
R/W								
复位值	0	0	0	0	0	0	0	0

Bit7~Bit0 TA<7:0>: 时序存取控制位。

某些被保护的寄存器必须在对TA进行如下操作之前才能写入。

MOV TA, #0AAH MOV TA, #055H

中间不能插入其他任何指令, 再次修改时需要重新执行此序列。

被保护的寄存器: IREMAP。



1.10 复位状态寄存器(RSTF)

RSTF 寄存器可以是任何指令的目标寄存器。这些位指示了器件复位状态。

程序状态寄存器 RSTF

0xB7	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
RSTF	TO	PD						
R/W	R/W	R/W						
复位值	1	1						

Bit7 TO: 超时位

1= 上电或执行了清看门狗序列或进入休眠

0= 发生了WDT超时

Bit6 PD: 掉电位

1= 上电或执行了清看门狗序列

0= 进入休眠

Bit5~0 未用

TO 和 PD 标志位可反映出芯片复位的原因,下面列出影响 TO、PD 的事件及各种复位后 TO、PD 的状

态。

事件	TO	PD
电源上电	1	1
WDT 溢出	0	X
进入休眠	1	0
清看门狗序列	1	1

影响 TO/PD 的事件表

TO	PD	复位原因				
0	0	WDT 溢出唤醒休眠 MCU				
0	1	WDT 溢出非休眠模式				
1	1	电源上电				

复位后 TO/PD 的状态



1.11 预分频器(OPTION REG)

OPTION REG 寄存器为可读写的寄存器,各个控制位用于配置:

- ◆ TIMERO/WDT 预分频器。
- ◆ TIMER0。

预分频器 OPTION REG

0x8A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
OPTION_REG	T0LSE_EN	-	T0CS	T0SE	PSA	PS2	PS1	PS0
R/W	R/W		R/W	R/W	R/W	R/W	R/W	R/W
复位值	0		1	1	1	0	1	1

Bit7 TOLSE_EN: TIMERO 时钟源选择 FLSE 使能位

0= TIMER0 时钟源由 TOCS 决定

1= TIMER0 时钟源选择 FLSE

Bit6 未用。

Bit5 TOCS: TIMERO 时钟源选择位

0= 内部指令周期时钟(Fsys/4)

1= TOCKI 引脚上的跳变沿

Bit4 TOSE: TIMERO 时钟源边沿选择位。

0= 在 T0CKI 引脚信号从低电平跳变到高电平时递增

1= 在 TOCKI 引脚信号从高电平跳变到低电平时递增

Bit3 PSA: 预分频器分配位

0= 预分频器分配给 TIMER0 模块

1= 预分频器分配给 WDT

Bit2~Bit0 PS2~PS0: 预分配参数配置位

PS2	PS1	PS0	TMR0 分频比	WDT 分频比
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

预分频寄存器实际上是一个 8 位的计数器,用于监视寄存器 WDT 时,是作为一个后分频器;用于定时器/计数器时,作为一个预分频器,通常统称作预分频器。在片内只有一个物理的分频器,只能用于 WDT 或TIMER0,两者不能同时使用。也就是说,若用于 TIMER0,WDT 就不能使用预分频器,反之亦然。

当用于 WDT 时,写 WDTCLR 寄存器将同时对预分频器和 WDT 定时器清零。

当用于 TIMER0 时,有关写入 TIMER0 的所有指令(如:CLR TMR0,MOV TMR0,A 等)都会对预分频器清零。



由 TIMER0 还是 WDT 使用预分频器,完全由软件控制。它可以动态改变。为了避免出现不该有的芯片 复位,当从 TIMER0 换为 WDT 使用时,应该按如下顺序执行:

- 1. 关闭中断,避免在执行特定时序时进入中断程序
- 2. 将预分频器设置为最大值
- 3. 清零 TMR0
- 4. 设置预分频器分配给 WDT
- 5. 写 WDTCLR 清 WDT
- 6. 设置新的预分频比
- 7. 开启中断

要将预分频器从分配给 WDT 改为分配给 TIMERO 模块,应该按如下顺序执行:

- 1. 写 WDTCLR 清 WDT
- 2. 设置预分频器分配给 TIMERO, 并设定分频比

注:要使 TIMER0 获取 1:1 的预分频比配置,可通过将选项寄存器的 PSA 位置 1 将预分频器分配给 WDT。

www.mcu.com.cn 19 / 155 V0.1.0



1.12 看门狗计数器(WDT)

看门狗定时器(Watch Dog Timer)是一个片内自振式的 RC 振荡定时器,无需任何外围组件,即使芯片的主时钟停止工作,WDT 也能保持计时。WDT 计时溢出将产生复位。

1.12.1 WDT 周期

WDT 与 TIMER0 共用 8 位预分频器。在所有复位后,WDT 默认溢出周期为 128ms,WDT 溢出周期计算方式为 16ms*分频系数,假如你需要改变的 WDT 周期,可以设置 OPTION_REG 寄存器。WDT 的溢出周期将受到环境温度、电源电压等参数影响。

写 WDTCLR 寄存器或者 PCON.STOP 置 1 将清除 WDT 定时器以及预分频器里的计数值(当预分频器分配给 WDT 时)。WDT 一般用来防止系统失控,或者可以说是用来防止单片机程序失控。

在正常情况下,WDT 应该在其溢出前清零,以防止产生复位。如果程序由于某种干扰而失控,那么不能在 WDT 溢出前写 WDTCLR 寄存器,就会使 WDT 溢出而产生复位。使系统重启而不至于失去控制。若是 WDT 溢出产生的复位,则复位状态寄存器(RSTF)的"TO"位会被清零,用户可根据此位来判断复位是否是 WDT 溢出所造成的。

注:

- 1) 看门狗计数器的溢出时间有一定波动,设置清 WDT 时间,应留有足够的余量。
- 2) 建议在主程序中定期清除 WDT, 避免在多个分支中或者中断程序中清 WDT, 最大限度发挥看门狗计数器的保护功能。

1.12.2 看门狗计数器清除寄存器 WDTCLR

WDT 清除寄存器 WDTCLR

0x95	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
WDTCLR		CLR_WDT[7:0]								
R/W	R0/W	R0/W	R0/W	R0/W	R0/W	R0/W	R0/W	R0/W		
复位值	0	0	0	0	0	0	0	0		

Bit7~0 CLR_WDT[7:0]:

依次写入 0x5a,0x69: 清除 WDT 计数器

其他: 无操作



1.12.3 看门狗定时器控制寄存器 WDTCON

看门狗定时器控制寄存器 WDTCON

0x97	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
WDTCON								SWDTEN
R/W								R/W
复位值								0

Bit7~Bit1 未用,读为0

Bit0 SWDTEN: 软件使能或禁止看门狗定时器位

1= 使能 WDT

0= 禁止 WDT (复位值)

注:如果 CONFIG 中 WDT 配置位 =1,则 WDT 始终被使能,而与 SWDTEN 控制位的状态无关。如果 CONFIG 中 WDT 配置位=0,则可以使用 SWDTEN 控制位使能或禁止 WDT。



2. 系统时钟

2.1 概述系统振荡器

芯片有 2 种振荡方式,内部 RC 振荡和外部 XT 振荡。

2.1.1 内部 RC 振荡

芯片默认的振荡方式为内部 RC 振荡, 其振荡频率 16MHz, 可通过 OSCCON 寄存器设置芯片工作频率。 当选择内部 RC 作为芯片的振荡器时, 芯片的 OSCIN 和 OSCOUT 可以作为普通的 I/O 口。

2.1.2 外部 XT 振荡

在烧录时将 CONFIG 选项中的 OSC 选择成 XT, 芯片工作在外部 XT 振荡模式下, 此时内部 RC 振荡停止工作, OSCIN 和 OSCOUT 作为振荡口。




图 2-2: 典型的 XT 振荡方式

建议参数:

类型	频率	建议值 R _F	建议值 C1~C2		
XT	4MHz	1ΜΩ	10pF∼47pF		
XT	8MHz	1ΜΩ	10pF∼47pF		
XT	16MHz	1ΜΩ	10pF∼47pF		

2.2 起振时间

起振时间(Reset Time)是指从芯片复位到芯片振荡稳定这段时间,其设计值约为 16ms。

注:无论芯片是电源上电复位,还是其它原因引起的复位,都会存在这个起振时间。



2.3 振荡器控制寄存器

振荡器控制(OSCCON)寄存器控制系统时钟和频率选择。

振荡器控制寄存器 OSCCON

0x8F	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
OSCCON		IRCF2	IRCF1	IRCF0				
R/W		R/W	R/W	R/W				
复位值		1	0	1				

Bit7 未用, 读为 0

Bit6~Bit4 IRCF<2:0>: 内部振荡器分频选择位。

111= F_{SYS} = F_{HSI} /1

110= F_{SYS} = F_{HSI} /2

101= F_{SYS} = F_{HSI} /4 (默认)

100= F_{SYS} = F_{HSI} /8

 $011 = F_{SYS} = F_{HSI} / 16$

010= $F_{SYS} = F_{HSI}/32$

 $001 = F_{SYS} = F_{HSI}/64$


000= FSYS = 32kHz (LSI)

Bit3~Bit0 未用,读为0

注: FHSI 为内部振荡器频率 16MHz; FSYS 为系统工作频率。



2.4 时钟框图





3. 复位

芯片可用如下 4 种复位方式:

- ◆ 上电复位;
- ◆ 低电压复位;
- ◆ 正常工作下的看门狗溢出复位:
- ◆ 外部复位:

上述任意一种复位发生时,所有的系统寄存器将恢复默认状态,程序停止运行,同时程序计数器 PC 清零,复位结束后程序从复位向量 0000H 开始运行。STATUS 的 TO 和 PD 标志位能够给出系统复位状态的信息,(详见 STATUS 的说明),用户可根据 PD 和 TO 的状态,控制程序运行路径。

任何一种复位情况都需要一定的响应时间,系统提供完善的复位流程以保证复位动作的顺利进行。

3.1 上电复位

上电复位与 LVR 操作密切相关。系统上电的过程呈逐渐上升的曲线形式,需要一定时间才能达到正常电平值。下面给出上电复位的正常时序:

- 上电:系统检测到电源电压上升并等待其稳定;
- 系统初始化: 所有的系统寄存器被置为初始值;
- 振荡器开始工作:振荡器开始提供系统时钟;
- 执行程序:上电结束,程序开始运行。



3.2 掉电复位

3.2.1 概述

掉电复位针对外部因素引起的系统电压跌落情形(例如,干扰或外部负载的变化)。电压跌落可能会进入系统死区,系统死区意味着电源不能满足系统的最小工作电压要求。




图3-1: 掉电复位示意图

上图是一个典型的掉电复位示意图。图中, V_{DD} 受到严重的干扰, 电压值降的非常低。虚线以上区域系统正常工作, 在虚线以下的区域内, 系统进入未知的工作状态, 这个区域称作死区。当 V_{DD} 跌至 V1 时, 系统仍处于正常状态, 当 V_{DD} 跌至 V2 和 V3 时, 系统进入死区,则容易导致出错。

以下情况系统可能进入死区:

◆ DC 运用中:

- DC 运用中一般都采用电池供电, 当电池电压过低或单片机驱动负载时, 系统电压可能跌落并进入死区。这时, 电源不会进一步下降到 LVD 检测电压, 因此系统维持在死区。

◆ AC 运用中:

- 系统采用 AC 供电时,DC 电压值受 AC 电源中的噪声影响。当外部负载过高,如驱动马达时,负载动作产生的干扰也影响到 DC 电源。V_{DD} 若由于受到干扰而跌落至最低工作电压以下时,则系统将有可能进入不稳定工作状态。
- 在 AC 运用中,系统上、下电时间都较长。其中,上电时序保护使得系统正常上电,但下电过程却和 DC 运用中情形类似,AC 电源关断后,V_{DD} 电压在缓慢下降的过程中易进入死区。

如上图所示,系统正常工作电压区域一般高于系统复位电压,同时复位电压由低电压检测(LVR)电平决定。当系统执行速度提高时,系统最低工作电压也相应提高,但由于系统复位电压是固定的,因此在系统最低工作电压与系统复位电压之间就会出现一个电压区域,系统不能正常工作,也不会复位,这个区域即为死区。



3.2.2 掉电复位的改进办法

如何改进系统掉电复位性能,以下给出几点建议:

- ◆ 选择较高的 LVR 电压,有助于复位更可靠;
- ◆ 开启看门狗定时器;
- ◆ 降低系统的工作频率;
- ◆ 增大电压下降斜率。

看门狗定时器

看门狗定时器用于保证程序正常运行, 当系统进入工作死区或者程序运行出错时, 看门狗定时器会溢出, 系统复位。

降低系统的工作速度

系统工作频率越快,系统最低工作电压越高。从而增大了工作死区的范围,降低系统工作速度就可以降低最低工作电压,从而有效的减小系统工作在死区电压的机率。

增大电压下降斜率

此方法可用于系统工作在 AC 供电的环境,一般 AC 供电系统,系统电压在掉电过程中下降很缓慢,这就会造成芯片较长时间工作在死区电压,此时若系统重新上电,芯片工作状态可能出错,建议在芯片电源与地线间加一个放电电阻,以便让 MCU 快速通过死区,进入复位区,避免芯片上电出错可能性。



3.3 看门狗复位

看门狗复位是系统的一种保护设置。在正常状态下,由程序将看门狗定时器清零。若出错,系统处于未知状态,看门狗定时器溢出,此时系统复位。看门狗复位后,系统重启进入正常状态。

看门狗复位的时序如下:

- 看门狗定时器状态:系统检测看门狗定时器是否溢出,若溢出,则系统复位;
- 初始化: 所有的系统寄存器被置为默认状态;
- 振荡器开始工作:振荡器开始提供系统时钟;
- 程序:复位结束,程序开始运行。

关于看门狗定时器的应用问题请参看 2.12WDT 应用章节。



4. 低功耗模式

低功耗模式分为2类:

◆ IDLE: 空闲模式◆ STOP: 休眠模式

用户利用 C 语言进行程序开发时,强烈建议使用 IDLE 和 STOP 宏指令来控制系统模式,不要直接设置 IDLE 和 STOP 位。宏指令如下:

进入空闲模式: IDLE(); 进入休眠模式: STOP();

4.1 电源管理寄存器 PCON

电源管理寄存器寄存器 PCON

0x87	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PCON							STOP	IDLE
R/W								
复位值	0	0	0	0	0	0	0	0

Bit7~Bit2 未用

Bit1 STOP: 休眠状态控制位;

0= 未进入休眠状态;

1= 进入休眠状态(退出 STOP 模式自动清零)。

Bit0 IDLE: 空闲状态控制位;

0= 未进入空闲状态;

1= 进入空闲状态(退出 IDLE 模式自动清零)。



4.2 IDLE 空闲模式

在此模式下,只有 CPU 时钟源被关闭。因此,在这种状态下, 时钟发生器 HSI 和部分外设功能(定时器, PWM 仍然正常工作)。

系统进入空闲模式后,可由任意中断唤醒,唤醒后进入中断处理程序,中断返回后,继续执行休眠操作 后指令。如果在中断服务程序中进入空闲模式,则只能由优先级较高的中断唤醒系统。

4.3 STOP 休眠模式

在此模式下,系统处于低功耗模式,数字电路均不工作。

在休眠模式下,为了尽量降低电流消耗,所有 I/O 引脚都应该保持为 VDD 或 GND,没有外部电路从 I/O 引脚消耗电流。为了避免输入引脚悬空而引入开关电流,应在外部将高阻输入的 I/O 引脚拉为高电平或低电平。为了将电流消耗降至最低,还应考虑芯片内部上拉电阻的影响。

4.3.1 从休眠状态唤醒

可以通过下列任一事件将器件从休眠状态唤醒:

- 1. 看门狗定时器唤醒(WDT强制使能):
- 2. GPIO 中断或部分外设中断。

如果通过看门狗定时器唤醒器件,RSTF 寄存器中的TO和PD位用于确定器件复位的原因。PD位在上电时被置1,而在进入休眠时被清零。TO位在发生WDT唤醒时被清零。

如果通过中断事件唤醒器件,则必须将相应的中断允许位置 1 (允许)。唤醒与 GIE 位的状态无关。器件从休眠状态唤醒时,WDT 都将被清零,而与唤醒的原因无关。

4.3.2 休眠模式唤醒时间

在中断产生或定时时间到后,MCU 从休眠态被唤醒需要等待一段时间才能唤醒系统,执行程序的下一条指令。MCU 被唤醒时,系统振荡器启动,但振荡频率还未稳定,CPU 未工作,PC 仍停止在休眠状态,系统需要等待一段时间才将时钟提供给 CPU。唤醒等待时间过后,MCU 认为系统时钟已经稳定,才将时钟提供给 CPU,程序继续执行。具体关系如下表所示。

系统主频时钟源	系统时钟分频选择(IRCF<2:0>)	休眠唤醒等待时间 Twait		
内部高速 RC 振荡(F _{HSI})	F _{SYS} = F _{HSI}	T _{WAIT} =511*1/ F _{HSI} +7*1/ F _{SYS}		
外部高速晶体振荡(FHSE)	Fsys= Fhse	Twait=511*1/ Fhse+7*1/ Fsys		
内部低速 RC 振荡(FLSI)		T _{WAIT} =11/F _{LSI}		



5. I/O 端口

芯片有四个 I/O 端口: PORT0、PORT1、PORT2、PORT3(最多 18 个 I/O)。可读写端口数据寄存器可直接存取这些端口。

	1		
端口	位	管脚描述	I/O
PORT0	4	施密特触发输入,推挽式输出,AN4,RXD,SCL,PWM4,C0MP+	I/O
FORTU	5	施密特触发输入,推挽式输出,AN5, TXD, SDA,T1CKI, COMP-	I/O
	3	施密特触发输入,推挽式输出,AN11,PWM1,CCP2,COMP+,T0CKI	I/O
	4	施密特触发输入,推挽式输出,AN12,PWM3,CCP3,COMP-	I/O
PORT1	5	施密特触发输入,推挽式输出,AN13,SPI_SCK,PWM4,CCP4,COMPO	I/O
	6	施密特触发输入,推挽式输出,AN14,SPI_MOSI,PWM0,CCP5	I/O
	7	施密特触发输入,推挽式输出,AN15,SPI_MISO,PWM2,CCP6,T1G	I/O
PORT2	1	施密特触发输入,推挽式输出,AN17,RXD,SCL,DSCK,SWI	I/O
	2	施密特触发输入,推挽式输出,AN18, PWM0, CCP7, COMP+	I/O
	3	施密特触发输入,推挽式输出,AN19,PWM2,CCP8,COMP-	I/O
	4	施密特触发输入,推挽式输出,AN20,PWM1,CCP0,COMPO	I/O
	5	施密特触发输入,推挽式输出,AN21, INTO, TXD	I/O
	6	施密特触发输入,推挽式输出,AN22,INT1,RXD	I/O
	0	施密特触发输入,推挽式输出,AN24,NRST	I/O
	1	施密特触发输入,推挽式输出,AN25,OSCIN	I/O
PORT3	2	施密特触发输入,推挽式输出,AN26,OSCOUT	I/O
	5	施密特触发输入,推挽式输出,AN29,DSDA,SDA,TXD	I/O
	6	施密特触发输入,推挽式输出,AN30,SPI_SS,PWM3,CCP1,COMPO	I/O

<表 6-1:端口配置总概>



5.1 I/O 口结构图




图 5-1: I/O 口结构图



5.2 PORT0

5.2.1 PORT0 数据及方向控制

PORT0 是 2Bit 宽的双向端口。它所对应的数据方向寄存器是 P0TRIS。将 P0TRIS 的一个位置 0(=0)可以将相应的引脚配置为输入。将 P0TRIS 的一个位置 1(=1)可将相应的 PORT0 引脚配置为输出。

读 P0 寄存器读的是引脚的状态而写该寄存器将会写入端口锁存器。所有写操作都是读一修改一写操作。因此,写一个端口就意味着先读该端口的引脚电平,修改读到的值,然后再将改好的值写入端口数据锁存器。即使在 PORT0 引脚用作模拟输入时,P0TRIS 寄存器仍然控制 PORT0 引脚的方向。当将 PORT0 引脚用作模拟输入时,用户必须确保 P0TRIS 寄存器中的位保持为置 1 状态。

与 PORT0 口相关寄存器有 P0、P0TRIS、P0UP、P0RD、P0OD、ANSEL0 等。

PORT0 数据寄存器 P0

0x80	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0			P05	P04				
R/W			R/W	R/W				
复位值			X	Χ				

Bit7~Bit6 未用。

Bit5~Bit4 PO<5:4>: PORTOI/O 引脚位

当P0TRISx=1时

1= 端口输出高电平 0= 端口输出低电平

当P0TRISx=0时

1= 端口引脚电平>V⊪

0= 端口引脚电平<V∟

Bit3~Bit0 未用。

PORT0 方向寄存器 POTRIS

0x99	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0TRIS			P0TRIS5	P0TRIS4				
R/W			R/W	R/W				
复位值			0	0				

Bit7~Bit6 未用。

Bit5~Bit4 POTRIS<5:4>: PORT0 三态控制位

1= PORT0 引脚被配置为输出

0= PORT0 引脚被配置为输入(三态)

Bit3~Bit0 未用。



5.2.2 PORT0 上拉电阻

每个 PORT0 引脚都有可单独配置的内部弱上拉。控制位 P0UP<5:4>使能或禁止每个弱上拉。当将端口引脚配置为输出时,其弱上拉会自动切断。

PORT0 上拉电阻寄存器 POUP

0xB9	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0UP			P0UP5	P0UP4				
R/W			R/W	R/W				
复位值			0	0				

Bit7~Bit6 未用。

Bit5~Bit4 POUP<5:4>: 弱上拉寄存器位

1= 使能上拉 0= 禁止上拉

Bit3~Bit0 未用。

注: 如果引脚被配置为输出,将自动禁止弱上拉。

5.2.3 PORT0 下拉电阻

每个 PORT0 引脚都有可单独配置的内部弱下拉。控制位 P0RD<5:4>使能或禁止每个弱下拉。当将端口引脚配置为输出时,其弱下拉会自动切断。

PORT0 下拉电阻寄存器 PORDN

0xA9	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0RDN			P0RD5	P0RD4				
R/W			R/W	R/W				
复位值			0	0				

Bit7-Bit6 未用。

Bit5~Bit4 PORD<5:4>: 弱下拉寄存器位

1= 使能下拉 0= 禁止下拉

Bit3-Bit0 未用。

注: 如果引脚被配置为输出或者模拟输入,将自动禁止弱下拉。



5.2.4 PORT0 开漏控制

每个 PORTO 引脚都有可单独配置的开漏输出使能控制位。

PORTO 开漏输出使能寄存器 POOD

0XD4	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0OD			P0OD5	P0OD4				
R/W			R/W	R/W				
复位值			0	0				

Bit7-Bit6 未用。

Bit5~Bit4 POOD<5:4>: PORT0 开漏输出使能

1= 使能开漏输出 0= 不使能开漏输出

Bit3-Bit0 未用。

5.2.5 PORT0 电平变化中断

所有的 PORT0 引脚都可以被单独配置为电平变化中断引脚。控制位 P0INT1<3:0>允许或禁止每个引脚的该中断功能。上电复位时禁止引脚的电平变化中断功能。

每个引脚可设置为上升沿,下降沿和双沿触发方式,当 GPIO 发生电平变化时,将 PIR2 的 PORT0 电平变化中断标志位(P0IF)置 1。

PORT0 电平变化中断寄存器 POINT1

0XA8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P0INT1					P05INT_EG<1:0>		P04INT_EG<1:0>	
R/W					R/W	R/W	R/W	R/W
复位值					0	0	0	0

Bit7~Bit4 未用。

Bit3~Bit2 P05INT_EG<1:0> P05 的电平变化中断边沿选择位

00= 禁止电平变化中断 01= 上升沿触发中断 10= 下降沿触发中断 11= 双沿触发中断

Bit1~Bit0 P04INT_EG<1:0> P04 的电平变化中断边沿选择位

00= 禁止电平变化中断01= 上升沿触发中断10= 下降沿触发中断11= 双沿触发中断



5.2.6 PORT0 模拟选择控制

ANSEL0 寄存器用于将 I/O 引脚的输入模式配置为模拟模式。将 ANSEL0 中适当的位置 1 将导致对相应引脚的所有数字读操作返回 0,并使引脚的模拟功能正常工作。ANSEL0 位的状态对数字输出功能没有影响。TRIS 置 1 且 ANSEL0 置 1 的引脚仍作为数字输出,但输入模式将成为模拟模式。这会导致在受影响的端口上执行读一修改一写操作时产生不可预计的结果。

PORT0 模拟选择寄存器 ANSEL0

0xBD	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ANSEL0			ANS5	ANS4				
R/W			R/W	R/W				
复位值			0	0				

Bit7-Bit6 未用。

Bit5~Bit4 ANS<5:4>: 模拟选择位,分别选择引脚 AN<5:4>的模拟或数字功能

1= 模拟输入。引脚被分配为模拟输入

0= 数字 I/O。引脚被分配给端口或特殊功能

Bit3-Bit0 未用。



5.3 PORT1

5.3.1 PORT1 数据及方向

PORT1 是一个 5Bit 宽的双向端口。对应的数据方向寄存器为 P1TRIS。将 P1TRIS 中的某个位置 0(=0)可以使对应的 PORT1 引脚作为输入引脚。将 P1TRIS 中的某个位置 1(=1)将使对应的 PORT1 引脚作为输出引脚。

P1TRIS 置 0 时,读 P1 寄存器读的是引脚的状态而写该寄存器将会写入端口锁存器。所有写操作都是读一修改一写操作。因此,写一个端口就意味着先读该端口的引脚电平,修改读到的值,然后再将改好的值写入端口数据锁存器。即使在 PORT1 引脚用作模拟输入时,P1TRIS 寄存器仍然控制 PORT1 引脚的方向。当将 PORT1 引脚用作模拟输入时,用户必须确保 P1TRIS 寄存器中的位保持为置 0 状态。

与 PORT1 口相关寄存器有 PORT1、P1TRIS、P1UP、P1INT0、P1INT1、P1RD、P1OD、ANSEL1 等。

PORT1 数据寄存器 P1

0x90	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1	P17	P16	P15	P14	P13			
R/W	R/W	R/W	R/W	R/W	R/W			
复位值	X	X	Х	Х	Х			

Bit7~Bit3 P1<7:3>: PORT1 I/O 引脚位

当P1TRISx=1时

1= 端口输出高电平

0= 端口输出低电平

当P1TRISx=0时

1= 端口引脚电平>VIH

0= 端口引脚电平<VI∟

Bit2~Bit0 未用。

PORT1 方向寄存器 P1TRIS

0x9A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1TRIS	P1TRIS7	P1TRIS6	P1TRIS5	P1TRIS4	P1TRIS3			
R/W	R/W	R/W	R/W	R/W	R/W			
复位值	0	0	0	0	0			

Bit7~Bit3 P1TRIS<7:3>: PORT1 三态控制位

1= PORT1引脚被配置为输出

0= PORT1引脚被配置为输入(三态)

Bit2~Bit0 未用。



5.3.2 PORT1 上拉电阻

每个 PORT1 引脚都有可单独配置的内部弱上拉。控制位 P1UP<7:3>使能或禁止每个弱上拉。当将端口引脚配置为输出时,其弱上拉会自动切断。

PORT1 上拉电阻寄存器 P1UP

0xBA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1UP	P1UP7	P1UP6	P1UP 5	P1UP 4	P1UP 3			
R/W	R/W	R/W	R/W	R/W	R/W			
复位值	0	0	0	0	0			

Bit7~Bit3 P1UP<7:3>: 弱上拉寄存器位

1= 使能上拉

0= 禁止上拉

Bit2~Bit0 未用。

注:如果引脚被配置为输出或者模拟输入,将自动禁止弱上拉。

5.3.3 PORT1 下拉电阻

每个 PORT1 引脚都有可单独配置的内部弱下拉。控制位 P1RD<7:3>使能或禁止每个弱下拉。当将端口引脚配置为输出时,其弱下拉会自动切断。。

PORT1 下拉电阻寄存器 P1RDN

0xAA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1RDN	P1RD7	P1RD6	P1RD5	P1RD4	P1RD3			
R/W	R/W	R/W	R/W	R/W	R/W			
复位值	0	0	0	0	0			

Bit7~Bit3 P1RD<7:3>: 弱下拉寄存器位

1= 使能下拉 0= 禁止下拉

Bit2~Bit0 未用。

注: 如果引脚被配置为输出或者模拟输入,将自动禁止弱下拉。



5.3.4 PORT1 开漏控制

每个 PORT1 引脚都有可单独配置的开漏输出使能控制位。

PORT1 开漏输出使能寄存器 P1OD

0XD5	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P10D	P1OD7	P1OD6	P1OD5	P1OD4	P1OD3			
R/W	R/W	R/W	R/W	R/W	R/W			
复位值	0	0	0	0	0			

Bit7~Bit3 P1OD<7:3>: PORT1 开漏输出使能

1= 使能开漏输出 0= 不使能开漏输出

Bit2~Bit0 未用。



5.3.5 PORT1 电平变化中断

所有的 PORT1 引脚都可以被单独配置为电平变化中断引脚。控制位 P1INT1<7:0>和 P1INT0<7:6>允许或禁止每个引脚的该中断功能。上电复位时禁止引脚的电平变化中断功能。

每个引脚可设置为上升沿,下降沿和双沿触发方式,当 GPIO 发生电平变化时,将 PIR2 的 PORT1 电平变化中断标志位(P1IF)置 1。

PORT1 电平变化中断寄存器 P1INT0

0XB1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1INT0	P13INT_	EG<1:0>						
R/W	R/W	R/W						
复位值	0	0						

Bit7~Bit6 P13INT_EG<1:0> P13 的电平变化中断边沿选择位

00= 禁止电平变化中断 01= 上升沿触发中断 10= 下降沿触发中断 11= 双沿触发中断

Bit5~Bit0 未用。

PORT1 电平变化中断寄存器 P1INT1

0xB2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P1INT1	P17INT_	EG<1:0>	P16INT_	EG<1:0>	P15INT_	EG<1:0>	P14INT_	EG<1:0>
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit7~Bit6 P17INT EG<1:0> P17 的电平变化中断边沿选择位

00= 禁止电平变化中断

01= 上升沿触发中断

10= 下降沿触发中断

11= 双沿触发中断

Bit5~Bit4 P16INT_EG<1:0> P16 的电平变化中断边沿选择位

00= 禁止电平变化中断

01= 上升沿触发中断

10= 下降沿触发中断

11= 双沿触发中断

Bit3~Bit2 P15INT_EG<1:0> P15 的电平变化中断边沿选择位

00= 禁止电平变化中断

01= 上升沿触发中断

10= 下降沿触发中断

11= 双沿触发中断

Bit1~Bit0 P14INT EG<1:0> P14 的电平变化中断边沿选择位

00= 禁止电平变化中断

01= 上升沿触发中断

10= 下降沿触发中断

11= 双沿触发中断



5.3.6 PORT1 模拟选择控制

ANSEL1 寄存器用于将 I/O 引脚的输入模式配置为模拟模式。将 ANSEL1 中适当的位置 1 将导致对相应引脚的所有数字读操作返回 0,并使引脚的模拟功能正常工作。ANSEL1 位的状态对数字输出功能没有影响。TRIS 置 1 且 ANSEL1 置 1 的引脚仍作为数字输出,但输入模式将成为模拟模式。这会导致在受影响的端口上执行读一修改一写操作时产生不可预计的结果。

PORT1 模拟选择寄存器 ANSEL1

0xBE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ANSEL1	ANS15	ANS14	ANS13	ANS12	ANS11			
R/W	R/W	R/W	R/W	R/W	R/W			
复位值	0	0	0	0	0			

Bit7~Bit3 ANS<15:11> 模拟选择位,分别选择引脚 AN<15:11>的模拟或数字功能

1= 模拟输入,引脚被分配为模拟输入

0= 数字 I/O, 引脚被分配给端口或特殊功能

Bit2~Bit0 未用。



5.4 PORT2

5.4.1 PORT2 数据及方向

PORT2 是一个 6Bit 宽的双向端口。对应的数据方向寄存器为 P2TRIS。将 P2TRIS 中的某个位置 0(=0) 可以使对应的 PORT2 引脚作为输入引脚。将 P2TRIS 中的某个位置 1(=1)将使对应的 PORT2 引脚作为输出引脚。

当 P2TRIS 置 0 时,读 P2 寄存器读的是引脚的状态而写该寄存器将会写入端口锁存器。所有写操作都是读一修改一写操作。因此,写一个端口就意味着先读该端口的引脚电平,修改读到的值,然后再将改好的值写入端口数据锁存器。

与 PORT2 口相关寄存器有 P2、P2TRIS、P2UP、P2RD、P2OD、P2INT0、P2INT1、ANSEL2 等 PORT2 数据寄存器 P2

0XA0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORT2		P26	P25	P24	P23	P2	P21	
R/W		R/W	R/W	R/W	R/W	R/W	R/W	
复位值		Х	Х	Х	Х	Χ	Х	

Bit7 未用。

Bit6~Bit1 P2<6:1> PORT2 I/O 引脚位

当P2TRISx=1时

1= 端口输出高电平

0= 端口输出低电平

当P2TRISx=0时

1= 端口引脚电平>V⊮

0= 端口引脚电平<VIL

Bit0 未用。

PORT2 方向寄存器 P2TRIS

0x9B	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2TRIS		P2TRIS6	P2TRIS5	P2TRIS4	P2TRIS3	P2TRIS2	P2TRIS1	
R/W		R/W	R/W	R/W	R/W	R/W	R/W	
复位值		0	0	0	0	0	0	

Bit7 未用。

Bit6~Bit1 P2TRIS<6:1>: PORT2 三态控制位

1= PORT2 引脚被配置为输出

0= PORT2 引脚被配置为输入(三态)

Bit0 未用。



5.4.2 PORT2 上拉电阻

每个 PORT2 引脚都有可单独配置的内部弱上拉。控制位 P2UP<6:1>使能或禁止每个弱上拉。当将端口引脚配置为输出时,其弱上拉会自动切断。

PORT2 上拉电阻寄存器 P2UP

0xBB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2UP		P2UP6	P2UP5	P2UP4	P2UP3	P2UP2	P2UP1	
R/W		R/W	R/W	R/W	R/W	R/W	R/W	
复位值		0	0	0	0	0	0	

Bit7 未用。

Bit6~Bit1 P2UP<6:1>: 弱上拉寄存器位

1= 使能上拉 0= 禁止上拉

Bit0 未用。

注: 如果引脚被配置为输出或者模拟输入,将自动禁止弱上拉。

5.4.3 PORT2 下拉电阻

每个 PORT2 引脚都有可单独配置的内部弱下拉。控制位 P2RD<6:1>使能或禁止每个弱下拉。当将端口引脚配置为输出时,其弱下拉会自动切断。

PORT2 下拉电阻寄存器 P2RDN

0xAB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2RDN		P2RD6	P2RD5	P2RD4	P2RD3	P2RD2	P2RD1	
R/W		R/W	R/W	R/W	R/W	R/W	R/W	
复位值		0	0	0	0	0	0	

Bit7 未用。

Bit6~Bit1 P2RD<6:1>: 弱下拉寄存器位

1= 使能下拉 0= 禁止下拉

Bit0 未用。

注: 如果引脚被配置为输出或者模拟输入,将自动禁止弱下拉。



5.4.4 PORT2 开漏控制

每个 PORT2 引脚都有可单独配置的开漏输出使能控制位。

PORT2 开漏输出使能寄存器 P2OD

0XD6	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2OD		P2OD6	P2OD5	P2OD4	P2OD3	P2OD2	P2OD1	
R/W		R/W	R/W	R/W	R/W	R/W	R/W	
复位值		0	0	0	0	0	0	

Bit7 未用。

Bit6~Bit1 P2OD<6:1>: PORT2 开漏输出使能

1= 使能开漏输出

0= 不使能开漏输出

Bit0 未用。

5.4.5 PORT2 电平变化中断

所有的 PORT2 引脚都可以被单独配置为电平变化中断引脚。控制位 P2INT1<5:0>和 P2INT0<7:2>允许或禁止每个引脚的该中断功能。上电复位时禁止引脚的电平变化中断功能。

每个引脚可设置为上升沿,下降沿和双沿触发方式,当 GPIO 发生电平变化时,将 PIR2 的 PORT2 电平变化中断标志位(P2IF)置 1。

PORT2 电平变化中断寄存器 P2INT0

0XB3	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2INT0	P23INT_	EG<1:0>	P22INT_	EG<1:0>	P21INT_	EG<1:0>		
R/W	R/W	R/W	R/W	R/W	R/W	R/W		
复位值	0	0	0	0	0	0		

Bit7~Bit6 P23INT_EG<1:0> P23 的电平变化中断边沿选择位

00= 禁止电平变化中断

01= 上升沿触发中断 10= 下降沿触发中断

11= 双沿触发中断

Bit5~Bit4 P22INT_EG<1:0> P22 的电平变化中断边沿选择位

00= 禁止电平变化中断

01= 上升沿触发中断

10= 下降沿触发中断

11= 双沿触发中断

Bit3~Bit2 P21INT_EG<1:0> P21 的电平变化中断边沿选择位

00= 禁止电平变化中断

01= 上升沿触发中断

10= 下降沿触发中断

11= 双沿触发中断

Bit1~Bit0 未用。



PORT2 电平变化中断寄存器 P2INT1

0XB4	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
P2INT1			P26INT_EG<1:0>		P25INT_	EG<1:0>	P24INT_EG<1:0>		
R/W			R/W	R/W	R/W	R/W	R/W	R/W	
复位值			0	0	0	0	0	0	

Bit7~Bit6 未用。

Bit5~Bit4 P26INT_EG<1:0> P26 的电平变化中断边沿选择位

00= 禁止电平变化中断01= 上升沿触发中断10= 下降沿触发中断11= 双沿触发中断

Bit3~Bit2 P25INT_EG<1:0> P25 的电平变化中断边沿选择位

00= 禁止电平变化中断01= 上升沿触发中断10= 下降沿触发中断11= 双沿触发中断

Bit1~Bit0 P24INT EG<1:0> P24 的电平变化中断边沿选择位

00= 禁止电平变化中断 01= 上升沿触发中断 10= 下降沿触发中断 11= 双沿触发中断



5.4.6 PORT2 模拟选择控制

ANSEL2 寄存器用于将 I/O 引脚的输入模式配置为模拟模式。将 ANSEL2 中适当的位置 1 将导致对相应引脚的所有数字读操作返回 0,并使引脚的模拟功能正常工作。ANSEL2 位的状态对数字输出功能没有影响。TRIS 置 1 且 ANSEL2 置 1 的引脚仍作为数字输出,但输入模式将成为模拟模式。这会导致在受影响的端口上执行读一修改一写操作时产生不可预计的结果。

PORT2 模拟选择寄存器 ANSEL2

0xBF	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ANSEL2		ANS22	ANS21	ANS20	ANS19	ANS18	ANS17	
R/W		R/W	R/W	R/W	R/W	R/W	R/W	
复位值		0	0	0	0	0	0	

Bit7 未用。

Bit6~Bit1 ANS<22:17>: 模拟选择位,分别选择引脚 AN<22:17>的模拟或数字功能

1= 模拟输入,引脚被分配为模拟输入

0= 数字 I/O, 引脚被分配给端口或特殊功能

Bit0 未用。



5.5 PORT3

5.5.1 PORT3 数据及方向

PORT3 是一个 5Bit 的双向端口。对应的数据方向寄存器为 P3TRIS。将 P3TRIS 中的某个位置 0(=0)可以使对应的 PORT3 引脚作为输入引脚。将 P3TRIS 中的某个位置 1(=1)将使对应的 PORT3 引脚作为输出引脚。

当 P3TRIS 置 0 时,读 P3 寄存器读的是引脚的状态而写该寄存器将会写入端口锁存器。所有写操作都是读一修改一写操作。因此,写一个端口就意味着先读该端口的引脚电平,修改读到的值,然后再将改好的值写入端口数据锁存器。

与 PORT3 口相关寄存器有 P3、P3TRIS、P3UP、P3RD、P3OD、P3INT1、P3INT0、ANSEL3 等 PORT3 数据寄存器 P3

0XB0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3		P36	P35			P32	P31	P30
R/W		R/W	R/W			R/W	R/W	R/W
复位值		Х	Х			Х	Х	Χ

Bit7 未用。

Bit6~Bit5 P3<6:5>: PORT3 I/O 引脚位

当 P3TRISx=1 时

1= 端口输出高电平

0= 端口输出低电平

当 P3TRISx=0 时

1= 端口引脚电平>VIH

0= 端口引脚电平<Vi∟

Bit4~Bit3 未用。

Bit2~Bit0 P3<2:0>: PORT3 I/O 引脚位

当P3TRISx=1时

1= 端口输出高电平

0= 端口输出低电平

当P3TRISx=0时

1= 端口引脚电平>VIH

0= 端口引脚电平<VIL

PORT3 方向寄存器 P3TRIS

0x9C	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3TRIS		P3TRIS6	P3TRIS5			P3TRIS2	P3TRIS1	P3TRIS0
R/W		R/W	R/W			R/W	R/W	R/W
复位值		0	0			0	0	0

Bit7 未用。

Bit6~Bit5 P3TRIS<6:5>: PORT3 三态控制位

1= PORT3 引脚被配置为输出

0= PORT3 引脚被配置为输入(三态)

Bit4~Bit3 未用。

Bit2~Bit0 P3TRIS<2:0>: PORT3 三态控制位

1= PORT3 引脚被配置为输出

0= PORT3 引脚被配置为输入(三态)



5.5.2 PORT3 上拉电阻

每个 PORT3 引脚都有可单独配置的内部弱上拉。控制位 P3UP<6:5>和 P3UP<2:0>使能或禁止每个弱上拉。当将端口引脚配置为输出时,其弱上拉会自动切断。

PORT3 上拉电阻寄存器 P3UP

0xBC	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3UP		P3UP6	P3UP5			P3UP2	P3UP1	P3UP0
R/W		R/W	R/W			R/W	R/W	R/W
复位值		0	0			0	0	0

Bit7 未用

Bit6~Bit5 P3UP<6:5>: 弱上拉寄存器位

1= 使能上拉 0= 禁止上拉

Bit4~Bit3 未用

Bit2~Bit0 P3UP<2:0>: 弱上拉寄存器位

1= 使能上拉 0= 禁止上拉

注: 如果引脚被配置为输出或模拟输入,将自动禁止弱上拉。

5.5.1 PORT3 下拉电阻

每个 PORT3 引脚都有可单独配置的内部弱下拉。控制位 P3RD<6:5>和 P3RD<2:0>使能或禁止每个弱下拉。当将端口引脚配置为输出时,其弱下拉会自动切断。。

PORT3 下拉电阻寄存器 P3RDN

0xAC	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3RDN		P3RD6	P3RD5			P3RD2	P3RD1	P3RD0
R/W		R/W	R/W			R/W	R/W	R/W
复位值		0	0			0	0	0

Bit7 未用。

Bit6~Bit5 P3RD<6:5>: 弱下拉寄存器位

1= 使能下拉 0= 禁止下拉

Bit4~Bit3 未用。

Bit2~Bit0 P3RD<2:0>: 弱下拉寄存器位

1= 使能下拉 0= 禁止下拉

注: 如果引脚被配置为输出或者模拟输入,将自动禁止弱下拉。



5.5.2 PORT3 开漏控制

每个 PORT3 引脚都有可单独配置的开漏输出使能控制位。

PORT3 开漏输出使能寄存器 P3OD

0XD7	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3OD		P3OD6	P3OD5			P3OD2	P3OD1	P3OD0
R/W		R/W	R/W			R/W	R/W	R/W
复位值		0	0			0	0	0

Bit7 未用。

Bit6~Bit5 P3OD<6:5>: PORT3 开漏输出使能

1= 使能开漏输出

0= 不使能开漏输出

Bit4~Bit3 未用。

Bit2~Bit0 P3OD<2:0>: PORT3开漏输出使能

1= 使能开漏输出 0= 不使能开漏输出

5.5.3 PORT3 电平变化中断

所有的 PORT3 引脚都可以被单独配置为电平变化中断引脚。控制位 P3INT1<5:2>和 P3INT0<5:0>允许或禁止每个引脚的该中断功能。上电复位时禁止引脚的电平变化中断功能。

每个引脚可设置为上升沿,下降沿和双沿触发方式,当 GPIO 发生电平变化时,将 PIR2 的 PORT3 电平变化中断标志位(P3IF)置 1。

PORT3 电平变化中断寄存器 P3INT0

0XB5	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P3INT0			P32INT_EG<1:0>		P31INT_EG<1:0>		P30INT_EG<1:0>	
R/W			R/W	R/W	R/W	R/W	R/W	R/W
复位值			0	0	0	0	0	0

Bit7~Bit6 未用。

Bit5~Bit4 P32INT_EG<1:0> P32 的电平变化中断边沿选择位

00= 禁止电平变化中断 01= 上升沿触发中断 10= 下降沿触发中断 11= 双沿触发中断

Bit3~Bit2 P31INT EG<1:0> P31 的电平变化中断边沿选择位

00= 禁止电平变化中断01= 上升沿触发中断10= 下降沿触发中断11= 双沿触发中断

Bit1~Bit0 P30INT_EG<1:0> P30 的电平变化中断边沿选择位

00= 禁止电平变化中断01= 上升沿触发中断10= 下降沿触发中断11= 双沿触发中断



PORT2 电平变化中断寄存器 P2INT1

0XB6	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P2INT1	-	-	P36INT_EG<1:0>		P35INT_EG<1:0>			
R/W			R/W	R/W	R/W	R/W		
复位值			0	0	0	0		

Bit7~Bit6 未用。

Bit5~Bit4 P36INT_EG<1:0> P36 的电平变化中断边沿选择位

00= 禁止电平变化中断01= 上升沿触发中断10= 下降沿触发中断11= 双沿触发中断

Bit3~Bit2 P35INT_EG<1:0> P35 的电平变化中断边沿选择位

00= 禁止电平变化中断01= 上升沿触发中断10= 下降沿触发中断11= 双沿触发中断

Bit1~Bit0 未用。



5.5.4 PORT3 模拟选择控制

ANSEL3 寄存器用于将 I/O 引脚的输入模式配置为模拟模式。将 ANSEL3 中适当的位置 1 将导致对相应引脚的所有数字读操作返回 0,并使引脚的模拟功能正常工作。ANSEL3 位的状态对数字输出功能没有影响。TRIS 置 1 且 ANSEL3 置 1 的引脚仍作为数字输出,但输入模式将成为模拟模式。这会导致在受影响的端口上执行读一修改一写操作时产生不可预计的结果。

PORT3 模拟选择寄存器 ANSEL3

0XC1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ANSEL3		ANS30	ANS29			ANS26	ANS25	ANS24
R/W		R/W	R/W			R/W	R/W	R/W
复位值		0	0			0	0	0

Bit7 未用。

Bit6~Bit5 ANS<30:29>: 模拟选择位,分别选择引脚 AN<30:29>的模拟或数字功能

1= 模拟输入,引脚被分配为模拟输入

0= 数字 I/O, 引脚被分配给端口或特殊功能

Bit4~Bit3 未用。

Bit2~Bit0 ANS<26:24>: 模拟选择位,分别选择引脚 AN<26:24>的模拟或数字功能

1= 模拟输入,引脚被分配为模拟输入

0= 数字 I/O, 引脚被分配给端口或特殊功能



5.6 I/O 口使用注意事项

在操作 I/O 口时, 应注意以下几个方面:

- 1. 当 I/O 从输出转换为输入时,要等待几个指令周期的时间,以便 I/O 口状态稳定。
- 2. 若使用内部上拉电阻,那么当 I/O 从输出转换为输入时,内部电平的稳定时间,与接在 I/O 口上的电容有关,用户应根据实际情况,设置等待时间,以防止 I/O 口误扫描电平。
- 3. 当 I/O 口为输入口时,其输入电平应在 "V_{DD}+0.3V" 与 "GND-0.3V" 之间。若输入口电压不在此范围内可采用如下图所示方法。




图 5-3: 输入电压不在规定范围内采用电路

4. 若在 I/O 口所在线串入较长的连接线,请在靠近芯片 I/O 的地方加上限流电阻以增强 MCU 抗 EMC 能力。

注: 当用户读一个 I/O 口状态时, 若此 I/O 口为输入口,则用户读回的数据将是此口线外部电平的状态,若此 I/O 口为输出口那么读出的值将会是此口线内部输出寄存器的数据。

www.mcu.com.cn 52 / 155 V0.1.0



6. 中断

6.1 中断概述

芯片具有 17 个中断源及中断向量:

中断源	中断描述	中断向量	同级优先序列
INT0	外部中断 0	0-0x0003	1
Timer0	Timer0 溢出中断	1-0x000B	2
INT1	外部中断 1	2-0x0013	3
Timer1	Timer1 溢出中断	3-0x001B	4
TXIF	USART 发送中断	4-0x0023	5
RCIF	USART 接收中断	5-0x002B	6
ADC	ADC 中断	6-0x0033	7
PWM	PWM 中断	7-0x003B	8
IIC	IIC 中断	9-0x004B	10
BCLIF	IIC 总线冲突中断	10-0x0053	11
CCP	CCP 中断	11-0x005B	12
P0IF	PORT0 电平变化中断	12-0x0063	13
P1IF	PORT1 电平变化中断	13-0x006B	14
P2IF	PORT2 电平变化中断	14-0x0073	15
P3IF	PORT3 电平变化中断	15-0x007B	16
CMPIF	比较器中断	16-0x0103	17
SPIIF	SPI 中断	17-0x010B	18

芯片规定两个中断优先级,可实现两级中断嵌套。当一个中断已经响应,若有高级别中断发出请求,后 者可以中断前者,实现中断嵌套。

当芯片没有设置高优先级中断时,芯片的各个中断的优先级是平等的,当一个中断正在进行的时候,不会响应另外一个中断,只有执行"RETI"指令后,才能响应下一个中断。多个中断同时发生时,MCU 将按预置的中断优先级响应中断。



6.2 中断重映射

系统默认中断向量偏移基地址为 0x0000,但某些应用场景下需要将偏移基地址设置为其他值,此功能可通过修改中断偏移地址寄存器 IREMAP 来实现。

IREMAP 寄存器为设置为 0x01 时, 0X01<<9 =0X0200, 即中断偏移基地址为 0X0200, 则其他所有中断地址需加上偏移基地址才是实际的中断向量地址。比如 INTO 的向量地址重映射之后应为: 0x0200+0x0003=0x0203

由上述描述可知,中断向量偏移基地址最小的偏移单元为 0.5KB。

中断重映射使用实例:

在程序空间最后 2KB 区域实现 ISP 功能,上电后,程序跳转至最后 2KB 起始地址,之后设置 IRMAP 为 0x0c。即中断偏移的基地址为 0x1800。在此 2KB 区域实现完成相应的 ISP 功能或者跳过 ISP 后,关闭所有的中断使能,跳转至主程序区域,然后将 IREMAP 设置为 0X00,中断偏移的基地址即为 0x0000。

外设中断请求寄存器(PIR1、PIR2、PIR3)在各自的标志位中记录各种中断请求。全局中断允许位 GIE(INTCON<7>)在置 1 时允许所有未屏蔽的中断,而在清零时,禁止所有中断。可以通过 PIE1、PIE2、PIE3 寄存器中相应的允许位来禁止各个中断。复位时 GIE 被清零。




图 6-1: 中断原理示意图



6.3 中断控制寄存器

6.3.1 中断控制寄存器

中断控制寄存器 INTCON 是可读写的寄存器,包含两个中断优先级控制;

当有中断条件产生时,无论对应的中断允许位或(INTCON 寄存器中的)全局允许位 GIE 的状态如

何,中断标志位都将置1。用户软件应在允许一个中断之前,确保先将相应的中断标志位清零。

中断控制寄存器 INTCON

0xF1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
INTCON	GIE	HPRIIF	INTPS5	INTPS4	INTPS3	INTPS2	INTPS1	INTPS0
R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	1	1	1	1	1	1

Bit7 GIE: 全局中断允许位

1= 允许所有未被屏蔽的中断

0= 禁止所有中断

Bit6 HPRIIF: 高优先级中断标志位

1= 当前响应的中断为高优先级中断

0= 当前响应的中断为低优先级中断

Bit5~Bit0 INTPS[5:0] 高优先级中断允许位

00000= PIR1[0]为高优先级中断

00001= PIR1[1]为高优先级中断

00010= PIR1[2]为高优先级中断

00011= PIR1[3]为高优先级中断

00100= PIR1[4]为高优先级中断

00101= PIR1[5]为高优先级中断

00110= PIR1[6]为高优先级中断

00111= PIR1[7]为高优先级中断

01000= PIR2[0]为高优先级中断

01001= PIR2[1]为高优先级中断

01010= PIR2[2]为高优先级中断

01011= PIR2[3]为高优先级中断

01100= PIR2[4]为高优先级中断

01101= PIR2[5]为高优先级中断

01110= PIR2[6]为高优先级中断

01111= PIR2[7]为高优先级中断

10000= PIR3[0]为高优先级中断

10001= PIR3[1]为高优先级中断

其他= 未用



6.3.2 外设中断允许寄存器

外设中断允许寄存器有 PIE1、PIE2 和 PIE3,在允许任何外设中断前,必须先将 INTCON 寄存器的 PEIE 位置 1。

外设中断允许寄存器 PIE1

0XF2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIE1	PWMIE	ADIE	RCIE	TXIE	T1IE	INT1IE	TOIE	INT0IE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit7 PWMIE: PWM中断允许位 1= 允许PWM中断 0= 禁止PWM中断 ADIE: A/D转换器(ADC)中断允许位 Bit6 1= 允许ADC中断 0= 禁止ADC中断 RCIE: USART接收中断允许位 Bit5 1= 允许USART接收中断 0= 禁止USART接收中断 Bit4 TXIE: USART发送中断允许位 1= 允许USART发送中断 0= 禁止USART发送中断 Bit3 T1IE: TIMER1溢出中断允许位 1= 允许TIMER1溢出中断 0= 禁止TIMER1溢出中断 INT1IE: INT1外部中断允许位 Bit2 1= 允许INT1外部中断 0= 禁止INT1外部中断 Bit1 TOIE: TIMERO溢出中断允许位 1= 允许TIMER0中断 0= 禁止TIMER0中断 INTOIE: INTO外部中断允许位 Bit0 1= 允许INTO外部中断 0= 禁止INTO外部中断



外设中断允许寄存器 PIE2

Bit5

0xF3	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIE2	P3IE	P2IE	P1IE	POIE	CCPIE	BCLIE	IICIE	
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
复位值	0	0	0	0	0	0	0	

Bit7 P3IE: PORT3电平变化中断允许位

1= 允许PORT3电平变化中断中断

0= 禁止PORT3电平变化中断中断

Bit6 P2IE: PORT2电平变化中断允许位

1= 允许PORT2电平变化中断中断 0= 禁止PORT2电平变化中断中断

P1IE: PORT1电平变化中断允许位

1= 允许PORT1电平变化中断中断

0= 禁止PORT1电平变化中断中断

Bit4 POIE: PORTO电平变化中断允许位

1= 允许PORT0电平变化中断中断

0= 禁止PORT0电平变化中断中断

Bit3 CCPIE: CCP捕捉中断允许位

1= 允许CCP中断

0= 禁止CCP中断

Bit2 BCLIE: IIC总线冲突中断允许位

1= 允许IIC总线冲突中断

0= 禁止IIC总线冲突中断

Bit1 IICIE: IIC中断允许位

1= 允许IIC中断

0= 禁止IIC中断

Bit0 未用。

外设中断允许寄存器 PIE3

	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIE3							SPIIE	CMPIE
R/W							R/W	R/W
复位值							0	0

Bit7~Bit2 未用。

Bit1 SPIIE: SPI中断允许位

1= 允许SPI中断 0= 禁止SPI中断

Bit0 CMPIE: CMP中断允许位

1= 允许CMP中断 0= 禁止CMP中断



外部中断控制寄存器

0XAE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EINTCTL							INT1_EDGE	INT0_EDGE
R/W							R/W	R/W
复位值							0	0

Bit7~Bit2 未用。

Bit1 INT1_EDGE: INT1触发方式选择

1= 上升沿触发

0= 下降沿触发

Bit0 INTO_EDGE: INTO触发方式选择

1= 上升沿触发

0= 下降沿触发



6.3.3 外设中断请求寄存器

外设中断请求寄存器为 PIR1 和 PIR2。当有中断条件产生时,无论对应的中断允许位或全局允许位 GIE 的状态如何,中断标志位都将置 1。用户软件应在允许一个中断之前,确保先将相应的中断标志位清零。

外设中断请求寄存器 PIR1

0xF5	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIR1	PWMIF	ADIF	RCIF	TXIF	T1IF	INT1IF	TOIF	INT0IF
R/W	R/W	R/W	R	R	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit7 PWMIF: PWM中断标志位 1= 发生了PWM中断(必须由软件清零) 0= 未发生PWM中断 ADIF: A/D转换器中断标志位 Bit6 1= A/D转换完成(必须由软件清零) 0= A/D转换未完成或尚未启动 RCIF: USART接收中断标志位 Bit5 1= USART接收缓冲器非空(通过读RCREG清零) 0= USART接收缓冲器空 TXIF: USART发送中断标志位 Bit4 1= USART发送缓冲器空(通过写TXREG清零) 0= USART发送缓冲器非空 T1IF: TIMER1溢出中断标志位 Bit3 1= TMR1寄存器溢出(必须由软件清零) 0= TMR1寄存器未溢出 INT1IF: INT1外部中断标志位; Bit2 1= 发生INT1外部中断(必须由软件清零); 0= 未发生INT1外部中断。 TOIF: TIMERO溢出中断标志位; Bit1 1= TMR0寄存器已经溢出(必须由软件清零); 0= TMR0寄存器未发生溢出。 Bit0 INTOIF: INTO外部中断标志位; 1= 发生INTO外部中断(必须由软件清零); 0= 未发生INTO外部中断。



6.3.4 中断偏移基地址寄存器 IREMAP

0xA1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IREMAP					MAP03	MAP02	MAP01	MAP00
R/W	R	R	R	R	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

注: IREMAP为受保护寄存器。

0X00= 中断偏移地址为0X0000

0X01= 中断偏移地址为(0X01<<9), 0X0200 0X02= 中断偏移地址为(0X02<<9), 0X0400 0X03= 中断偏移地址为(0X03<<9), 0X0600 0X04= 中断偏移地址为(0X04<<9), 0X0800 0X05= 中断偏移地址为(0X05<<9), 0X0A00 0X06= 中断偏移地址为(0X06<<9), 0X0C00 0X07= 中断偏移地址为(0X07<<9), 0X0E00 0X08= 中断偏移地址为(0X08<<9), 0X1000 0X09= 中断偏移地址为(0X09<<9), 0X1200 0X0a= 中断偏移地址为(0X0a<<9), 0X1400 0X0b= 中断偏移地址为(0X0b<<9), 0X1600 0X0c= 中断偏移地址为(0X0c<<9), 0X1800 0X0d= 中断偏移地址为(0X0d<<9), 0X1A00 0X0e= 中断偏移地址为(0X0e<<9), 0X1C00 0X0f= 中断偏移地址为(0X0f<<9), 0X1E00

修改 IREMAP 需要的指令序列(中间不能插入其他任何指令):

CLR	INTCON	
MOV	TA,#0AAH	
MOV	TA,#055H	
ORL	IREMAP,#01H	



外设中断请求寄存器 PIR2

0xF6	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIR2	P3IF	P2IF	P1IF	POIF	CCPIF	BCLIF	IICIF	
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
复位值	0	0	0	0	0	0	0	

Bit7 P3IF PORT3电平变化中断标志位

1= PORT3发生了电平变化(必须由软件清零)

0= 未发生电平变化

Bit6 P2IF PORT2电平变化中断标志位

1= PORT2发生了电平变化(必须由软件清零)

0= 未发生电平变化

Bit5 P1IF PORT1电平变化中断标志位

1= PORT1发生了电平变化(必须由软件清零)

0= 未发生电平变化

Bit4 POIF PORTO电平变化中断标志位

1= PORT0发生了电平变化(必须由软件清零)

0= 未发生电平变化

Bit3 CCPIF: CCP捕捉中断标志位

1= 发生了捕捉事件(必须由软件清零)

0= 未发生捕捉事件

Bit2 BCLIF: 总线冲突中断标志位;

1= 当配置为I2C主控模式时, MSSP中发生了总线冲突;

0= 未发生总线冲突。

Bit1 IICIF: IIC中断标志位

1= 产生了IIC中断条件,在从中断服务程序返回前必须由软件清零。使该位置1 的条件有:

- I²C从动/主控
- 发生发送/接收
- I²C主控
- 发生的启动条件由IIC模块完成
- 发生的停止条件由IIC模块完成
- 发生的重新启动条件由IIC模块完成
- 发生的应答条件由IIC模块完成
- 当IIC模块空闲时发生启动条件(多主机系统)

当IIC模块空闲时发生停止条件(多主机系统)

0= 没有产生IIC中断条件

BitO 未用。

注: TOIF 位在 TMR0 计满归 0 时置 1。复位该标志位不会使 TMR0 计数值发生改变,可在将 TOIF 位清零前写 TMR0 寄存器,对计数初始值进行重载。



外设中断允许寄存器 PIR3

0XF0	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PIR3							SPIIF	CMPIF
R/W							R/W	R/W
复位值							0	0

Bit7~Bit2 未用。

Bit1 SPIIF: SPI中断标志位

1= 发生了发送/接收中断(必须由软件清零)

0= 没有产生SPI中断条件

BitO CMPIF: CMP中断标志位

1= 发生了CMP中断(必须由软件清零)

0= 没有产生CMP中断



7. 定时计数器 TIMER0

7.1 定时计数器 TIMER0 概述

TIMER0 由如下功能组成:

- ◆ 8 位定时器/计数器寄存器(TMR0);
- ◆ 8 位预分频器(与看门狗定时器共用);
- ◆ 可编程内部或外部时钟源;
- ◆ 可编程外部时钟边沿选择;
- ◆ 可选外部 32.768K 振荡时钟 (FLSE);
- ◆ 溢出中断。




图 7-1: TIMER0/WDT 模块结构图

注:

- 1. TOSE、TOCS、PSA、PS<2:0>为OPTION_REG寄存器中的位。
- 2. SWDTEN为WDTCON寄存器中的位。
- 3. WDTEN位CONFIG中。



7.2 TIMER0 的工作原理

TIMERO 模块既可用作 8 位定时器也可用作 8 位计数器。

7.2.1 8 位定时器模式

用作定时器时,TIMER0 模块将在每个指令周期递增(不带预分频器)。通过将 OPTION_REG 寄存器的 TOCS 位清 0 可选择定时器模式。如果对 TMR0 寄存器执行写操作,则在接下来的两个指令周期将禁止递增。 可调整写入 TMR0 寄存器的值,使得在写入 TMR0 时计入两个指令周期的延时。

7.2.2 8 位计数器模式

用作计数器时,TIMER0 模块将在 T0CKI 引脚的每个上升沿或下降沿递增。递增的边沿取决于OPTION_REG 寄存器的 T0SE 位。通过将 OPTION_REG 寄存器的 T0CS 位置 1 可选择计数器模式。

7.2.3 软件可编程预分频器

TIMER0 和看门狗定时器(WDT)共用一个软件可编程预分频器,但不能同时使用。预分频器的分配由OPTION REG 寄存器的 PSA 位控制。要将预分频器分配给 TIMER0, PSA 位必须清 0。

TIMER0 模块具有 8 种预分频比选择,范围为 1:2 至 1:256。可通过 OPTION_REG 寄存器的 PS<2:0>位选择预分频比。要使 TIMER0 模块具有 1:1 的预分频比,必须将预分频器分配给 WDT 模块。

预分频器不可读写。当预分频器分配给 TIMER0 模块时,所有写入 TMR0 寄存器的指令都将使预分频器清零。当预分频器分配给 WDT 时,CLRWDT 指令将同时清零预分频器和 WDT。

7.2.4 在 TIMERO 和 WDT 模块间切换预分频器

将预分频器分配给 TIMER0 或 WDT 后,在切换预分频比时可能会产生无意的器件复位。要将预分频器从分配给 TIMER0 改为分配给 WDT 模块时,需要按如下顺序执行:

- 1. 关闭中断,避免在执行特定时序时进入中断程序
- 2. 将预分频器设置为最大值
- 3. 清零 TMR0
- 4. 设置预分频器分配给 WDT
- 5. 写WDTCLR清WDT
- 6. 设置新的预分频比
- 7. 开启中断

要将预分频器从分配给 WDT 改为分配给 TIMERO 模块,必须执行以下指令序列。

- 3. 写 WDTCLR 清 WDT
- 4. 设置预分频器分配给 TIMERO, 并设定分频比

7.2.5 TIMER0 中断

当 TMR0 寄存器从 FFh 溢出至 00h 时,不论是否允许 TIMER0 中断,PIR2 寄存器的 T0IF 中断标志位都会置 1,允许 TIMER0 中断时将发起中断请求。T0IF 位需由软件清零。

注:由于在休眠状态下定时器是关闭的,所以 TIMER0 中断无法唤醒处理器。



7.3 与 TIMER0 相关寄存器

有两个寄存器与 TIMER0 相关, 8 位定时器/计数器 (TMR0), 8 位可编程控制寄存器 (OPTION_REG)。 TMR0 为一个 8 位可读写的定时/计数器, OPTION_REG 为一个 8 位读写寄存器, 用户可改变 OPTION_REG 的值,来改变 TIMER0 的工作模式等。请参看 0 预分频寄存器 (OPTION_REG) 的应用。

8 位定时器/计数器 TMR0

0x89	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TMR0								
R/W								
复位值	Х	Χ	Х	Х	Χ	Χ	Х	Х

OPTION REG 寄存器

0x8A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
OPTION_REG	T0LSE_EN		T0CS	T0SE	PSA	PS2	PS1	PS0
R/W	R/W		R/W	R/W	R/W	R/W	R/W	R/W
复位值	0		1	1	1	0	1	1

Bit7 TOLSE_EN: TIMERO 时钟源选择 FLSE 使能位

0= TIMER0 时钟源由 TOCS 决定

= TIMER0 时钟源选择 FLSE

Bit6 未用

Bit5 TOCS: TMR0 时钟源选择位

1= TOCKI 引脚上的跳变沿

0= 内部指令周期时钟(Fsys/4)

Bit4 TOSE: TIMERO 时钟源边沿选择位

1= 在 TOCKI 引脚信号从高电平跳变到低电平时递增

0= 在 TOCKI 引脚信号从低电平跳变到高电平时递增

Bit3 PSA: 预分频器分配位

1= 预分频器分配给 WDT

0= 预分频器分配给 TIMERO 模块

Bit2~Bit0 PS2~PS0: 预分配参数配置位

PS2	PS1	PS0	TMR0 分频比	WDT 分频比
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128



8. 定时计数器 TIMER1

8.1 TIMER1 概述

TIMER1 模块是一个 16 位定时器/计数器, 具有以下特性:

- ◆ 16 位定时器/计数器寄存器(TMR1H:TMR1L)
- ◆ 3 位预分频器
- ◆ 同步或异步操作
- ◆ 溢出时唤醒(仅外部时钟异步模式)
- ◆ 特殊事件触发功能(带有 ECCP)

- 可编程内部或外部时钟源
- ◆ 通过 T1G 引脚门控 TIMER1 (使能计数)
- ◆ 溢出中断
- ◆ 捕捉/比较功能的时基




图8-1: TIMER1结构图

注:

- 1. Timer1 寄存器在上升沿递增。
- 2. 休眠时不进行同步。



8.2 TIMER1 的工作原理

TIMER1 模块是一个通过一对寄存器 TMR1H: TMR1L 访问的 16 位递增计数器。写入 TMR1H 或 TMR1L 可直接更新该计数器。

当与内部时钟源一同使用时,此模块用作计数器。当与外部时钟源一同使用时,此模块可用作定时器或 计数器。

8.3 时钟源选择

T1CON 寄存器的 TMR1CS 位用于选择时钟源。当 TMR1CS=0 时,时钟源的频率为 Fsys。当 TMR1CS=1 时,时钟源由外部提供。

时钟源	TMR1CS			
F _{SYS}	0			
T1CKI 引脚	1			

8.3.1 内部时钟源

选择内部时钟源后, TMR1H:TMR1L 寄存器将以 Fsys 的倍数为频率递增, 具体倍数由 TIMER1 预分频器决定。

www.mcu.com.cn 67 / 155 V0.1.0



8.3.2 外部时钟源

选择外部时钟源后,TIMER1模块可作为定时器或计数器。

计数时,TIMER1 在外部时钟输入 T1CKI 的上升沿递增。此外,计数器模式下的时钟可与单片机系统时钟同步或异步。

在计数器模式下,在出现以下一个或多个条件时,必须先经过一个下降沿,计数器才可以在随后的上升沿进行第一次递增计数(见图 8-2):

- ◆ 使能 TIMER1。
- ◆ 对 TMR1H 或 TMR1L 执行了写操作。
- ◆ 禁止 TIMER1 时, T1CKI 为高电平; 当重新使能 TIMER1 时, T1CKI 为低电平。




图 8-2: TIMER1 的递增边沿

注:

- 1) 箭头表示计数器递增。
- 2) 在计数器模式下,必须先经过一个下降沿,计数器才可以在随后的上升沿进行第一次递增技数。

www.mcu.com.cn 68 / 155 V0.1.0



8.4 TIMER1 预分频器

TIMER1 具有四种预分频比选择,允许对输入时钟进行 1、2、4 或 8 分频。T1CON 寄存器的 T1CKPS 位控制预分频计数器。不能直接对预分频计数器进行读或写操作;但是,通过写入 TMR1H 或 TMR1L 可清零预分频计数器。

8.5 在异步计数器模式下的 TIMER1 工作原理

如果 T1CON 寄存器中的控制位 T1SYNC 被置 1,外部时钟输入就不同步。定时器继续进行与内部相位时钟异步的递增计数。在休眠状态下定时器仍将继续运行,并在溢出时产生中断,从而唤醒处理器。但是,再用软件对定时器进行读/写操作时应该特别小心(请参见第 8.5.1 节 "异步计数器模式下对 TIMER1 的读写")。

注:

- 1) 当从同步操作切换到异步操作时,有可能漏过一个递增。
- 2) 当从异步操作切换到同步操作时,有可能产生一个误递增。

8.5.1 异步计数器模式下对 TIMER1 的读写操作

当定时器采用外部异步时钟工作时,对 TMR1H 或 TMR1L 的读操作将确保有效(由硬件负责)。但用户应牢记,用读两个 8 位值来读一个 16 位定时器本身就存在问题,这是因为在两次读操作之间定时器可能会溢出。

对于写操作,建议用户停止定时器后再写入所需数值。当寄存器正在递增计数时,向定时器的寄存器写入数据可能会产生写争用。从而会在 TMR1H:TMR1L 这对寄存器中产生不可预测的值。



8.6 TIMER1 门控

可用软件将 TIMER1 门控信号源配置为 T1G 引脚,这让器件可以直接使用 T1G 为外部事件定时。

注:必须将 T1CON 寄存器的 TMR1GE 位置 1 以使用 TIMER1 的门控信号。

可使用 T1CON 寄存器的 T1GINV 位来设置 TIMER1 门控信号的极性,门控信号可以来自 T1G 引脚。该位可将 TIMER1 配置为对事件之间的高电平时间或低电平时间进行计时。

8.7 TIMER1 中断

一对 TIMER1 寄存器(TMR1H:TMR1L)递增计数到 FFFFH 后,将溢出返回 0000H。当 TIMER1 溢出时, PIR1 寄存器的 TIMER1 中断标志位被置 1。要允许该溢出中断,用户应将以下位置 1:

- ◆ PIE1 寄存器中的 TIMER1 中断允许位:
- ◆ INTCON 寄存器中的 PEIE 位;
- ◆ INTCON 寄存器中的 GIE 位。

在中断服务程序中将 TMR1IF 位清零可以清除该中断。

注:再次允许该中断前,应将 TMR1H:TMR1L 这对寄存器以及 TMR1IF 位清零。

8.8 休眠期间的 TIMER1 工作原理

只有设置为异步计数器模式时,TIMER1 才可在休眠模式下工作。在该模式下,可使用时钟源使计数器进行递增计数。通过如下设置使定时器能够唤醒器件:

- ◆ T1CON 寄存器中的 TMR1ON 位必须置 1;
- ◆ PIE1 寄存器中的 TMR1IE 位必须置 1;
- ◆ INTCON 寄存器中的 PEIE 位必须置 1。

器件将在溢出时被唤醒并执行下一条指令。如果 INTCON 寄存器中的 GIE 位置 1, 器件将调用中断服务程序。



8.9 TIMER1 控制寄存器

TIMER1 控制寄存器 T1CON

Bit0

0x8D	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit7 T1GINV: TIMER1 门控信号极性位

1= TIMER1 门控信号高电平有效(当门控信号为高电平时 TIMER1 计数) 0= TIMER1 门控信号低电平有效(当门控信号为低电平时 TIMER1 计数)

Bit6 TMR1GE: TIMER1 门控使能位

如果TMR1ON=0,此位被忽略

如果 TMR1ON=1: 1=TIMER1 计数由 TIMER1 门控功能控制

0=TIMER1 始终计数

Bit5~Bit4 T1CKPS<1:0>: TIMER1 输入时钟预分频比选择位

11= 1:8 预分频比 10= 1:4 预分频比 01= 1:2 预分频比 00= 1:1 预分频比

Bit3 T1OSCEN: LSE 振荡器使能控制位;

1= 使能 LSE 振荡器作为 TIMER1 的时钟源;

0= LSE 振荡器关闭。

Bit2 T1SYNC: TIMER1 外部时钟输入同步控制位

TMR1CS=1: 1= 不与外部时钟输入同步 0= 与外部时钟输入同步

TMR1CS=0: 忽略此位, TIMER1 使用内部时钟

Bit1 TMR1CS: TIMER1 时钟源选择位

1= 来自 T1CKI 引脚的时钟源(上升沿触发)或者来自 LSE 振荡器

0= 内部时钟源 Fsys TMR1ON: TIMER1 使能位

> 1= 使能 TIMER1 0= 禁止 TIMER1



9. 模数转换(ADC)

9.1 ADC 概述

模数转换器(ADC)可以将模拟输入信号转换为表示该信号的一个 12 位二进制数。器件使用的模拟输入通道共用一个采样保持电路。采样保持电路的输出与模数转换器的输入相连。模数转换器采用逐次逼近法产生一个 12 位二进制结果,并将该结果保存在 ADC 结果寄存器(ADRESL 和 ADRESH)中。

ADC 参考电压始终为内部产生。ADC 在转换完成之后可以产生一个中断。




图 9-1: ADC 框图



9.2 ADC 配置

配置和使用 ADC 时,必须考虑如下因素:

- ◆ 端口配置;
- ◆ 通道选择;
- ◆ ADC 转换时钟源;
- ◆ 中断控制;
- ◆ 结果的存储格式。

9.2.1 端口配置

ADC 既可以转换模拟信号,又可以转换数字信号。当转换模拟信号时,应该通过将相应的 TRIS 位置 1,将 I/O 引脚配置为模拟输入引脚。更多信息请参见相应的端口章节。

注:对定义为数字输入的引脚施加模拟电压可能导致输入缓冲器出现过电流。

9.2.2 通道选择

由 ADCON0 寄存器的 CHS 位决定将哪个通道连接到采样保持电路。如果更改了通道,在下一次转换开始前需要一定的延迟。更多信息请参见"ADC工作原理"章节。

9.2.3 ADC 参考电压

ADC 的参考电压始终是由芯片的 V_{DD} 和 GND 提供。



9.2.4 转换时钟

可以通过软件设置 ADCON0 寄存器的 ADCS 位来选择转换的时钟源。有以下 4 种可能的时钟分频可供选择:

- F_{SYS}/16
- ♦ F_{SYS}/32
- → F_{SYS}/64
- ◆ F_{SYS}/128

完成一位转换的时间定义为 T_{AD}。一个完整的 12 位转换需要 16 个 T_{AD} 周期。 必须符合相应的 T_{AD} 规范,才能获得正确的转换结果,下表为正确选择 ADC 时钟的示例。

不同参考电压和不同 VDD 时,需要参考以下表格设置合理的分频。

参考电压	工作电压 (V)	最快分频设置	转换时间 (us)
多传电压	工作电压(V)	F _{SYS} = 16MHz	7マ7天171回」 (US)
V_{DD}	4.0~5.5	1MHz	16
V_{DD}	2.5~5.5	500KHz	32
V_{DD}	2.5~5.5	250KHz	64
V _{DD}	2.5~5.5	125KHz	128

9.2.5 ADC 中断

ADC 模块允许在完成模数转换后产生一个中断。ADC 中断标志位是 PIR1 寄存器中的 ADIF 位。ADC 中断允许位是 PIE1 寄存器中的 ADIE 位。ADIF 位必须用软件清零。每次转换结束后 ADIF 位都会被置 1,与是否允许 ADC 中断无关。

9.2.6 结果格式化

12 位 A/D 转换的结果可采用两种格式: 左对齐或右对齐。由 ADCON1 寄存器的 ADFM 位控制输出格式。

当 ADFM=0 时, AD 转换结果左对齐, AD 转换结果为 12Bit; 当 ADFM=1 时, AD 转换结果右对齐, AD 转换结果为 10Bit。



9.3 ADC 工作原理

9.3.1 启动转换

要使能 ADC 模块,必须将 ADCON0 寄存器的 ADON 位置 1,将 ADCON0 寄存器的 GO/DONE位置 1 开始模数转换。

注:不能用开启 A/D 模块的同一指令将 GO/DONE位置 1。

9.3.2 完成转换

当转换完成时, ADC 模块将:

- 清零 GO/DONE位:
- 将 ADIF 标志位置 1;
- 用转换的新结果更新 ADRESH:ADRESL 寄存器。

9.3.3 终止转换

如果必须要在转换完成前终止转换,则可用软件清零 GO/DONE位。不会用尚未完成的模数转换结果更新 ADRESH:ADRESL 寄存器。因此,ADRESH:ADRESL 寄存器将保持上次转换所得到的值。此外,在 A/D 转换终止以后,必须经过 2 个 T_{AD} 的延时才能开始下一次采集。延时过后,将自动开始对选定通道的输入信号进行采集。

注:器件复位将强制所有寄存器进入复位状态。因此,复位会关闭ADC模块并且终止任何待处理的转换。

9.3.4 ADC 在空闲模式下的工作原理

ADC 模块可以工作在空闲模式下。进入空闲模式之前,使能 ADC 转换,进入空闲模式后,ADC 依然可以继续工作,直到 ADC 转换完成;如果此时 ADC 中断标志位被置一,芯片将会被中断唤醒。

9.3.5 ADC 在休眠模式下的工作原理

ADC 模块不可以工作在休眠模式下。休眠模式下 ADC 输入时钟被关闭。



9.3.6 A/D 转换步骤

如下步骤给出了使用 ADC 进行模数转换的示例:

- 1. 端口配置:
 - ◆ 将引脚配置为输入引脚(见 TRIS 寄存器)。
- 2. 配置 ADC 模块:
 - ◆ 选择 ADC 转换时钟;
 - ◆ 选择 ADC 输入通道;
 - ◆ 选择结果的格式:
 - ◆ 启动 ADC 模块。
- 3. 配置 ADC 中断 (可选):
 - ◆ 清零 ADC 中断标志位;
 - ◆ 允许 ADC 中断;
 - ◆ 允许外设中断;
 - ◆ 允许全局中断。
- 4. 等待所需的采集时间。
- 5. 将 GO/DONE置 1 启动转换。
- 6. 由如下方法之一等待 ADC 转换结束:
 - ◆ 查询 GO/DONE位:
 - ◆ 等待 ADC 中断 (允许中断)。
- 7. 读 ADC 结果。
- 8. 将 ADC 中断标志位清零(如果允许中断的话,需要进行此操作)。

注: 如果用户尝试在使器件从休眠模式唤醒后恢复顺序代码执行,则必须禁止全局中断。



9.4 ADC 相关寄存器

主要有 4 个 RAM 与 AD 转换相关, 分别是控制寄存器 ADCON0 和 ADCON1, 数据寄存器 ADRESH 和 **ADRESL**。

AD 控制寄存器 ADCON0(0XDE)

0XDE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCON0	ADCS1	ADCS0	CHS3	CHS2	CHS1	CHS0	GO/DONE	ADON
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

ADCS<1:0>: A/D转换时钟选择位 Bit7~Bit6

> 00= Fsys/16 $01 = F_{SYS}/32$ $10 = F_{SYS}/64$ 11= Fsys/128

Bit5~Bit2 CHS<3:0>: 模拟通道选择位低四位与CHS4组成五位通道选择

CHS<4:0>:

00000= 保留 00001= 保留 00010= 保留 00011= 保留 00100= AN4 00101= AN5 00110= 保留 00111= 保留 01000= 保留 01001= 保留 01010= 保留 01011= AN11

11101= AN29 11110= AN30

11111= 1.2V (固定参考电压)

Bit1 GO/DONE: A/D转换状态位

1= A/D转换正在进行。将该位置1启动A/D转换。当A/D转换完成以后,该位由硬件自动清零

0= A/D转换完成/或不在进行中

ADON: ADC使能位 Bit0

1= 使能ADC

0= 禁止ADC,不消耗工作电流



AD 数据寄存器高位 ADCON1(0XDF)

0XDF	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADCON1	ADFM	CHS4						
R/W	R/W	R/W						
复位值	0	0						

Bit7 ADFM: A/D转换结果格式选择位

1= 右对齐 0= 左对齐

Bit6 CHS4: 通道选择位

Bit5~Bit0 未用

AD 数据寄存器高位 ADRESH(0XDD), ADFM=0

0XDD	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADRESH	ADRES11	ADRES10	ADRES9	ADRES8	ADRES7	ADRES6	ADRES5	ADRES4
R/W	R	R	R	R	R	R	R	R
复位值	Х	Х	Х	Х	Х	Х	Х	Х

Bit7~Bit0 ADRES<11:4>: ADC结果寄存器位

12位转换结果的高8位

AD 数据寄存器低位 ADRESL(0XDC), ADFM=0

9CH	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADRESL	ADRES3	ADRES2	ADRES1	ADRES0				
R/W	R	R	R	R				
复位值	Х	Х	X	Х				

Bit7~Bit4 ADRES<3:0>: ADC结果寄存器位

12位转换结果的低4位

Bit3~Bit0 未用

AD 数据寄存器高位 ADRESH(0XDD), ADFM=1

0XDD	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADRESH							ADRES11	ADRES10
R/W							R	R
复位值							Х	Х

Bit7~Bit2 未用

Bit1~Bit0 ADRES<11:10>: ADC结果寄存器位

12位转换结果的高2位



AD 数据寄存器低位 ADRESL(0XDC), ADFM=1

0XDC	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ADRESL	ADRES9	ADRES8	ADRES7	ADRES6	ADRES5	ADRES4	ADRES3	ADRES2
R/W	R	R	R	R	R	R	R	R
复位值	Х	Χ	Х	Х	Χ	Х	Х	Х

Bit7~Bit0 ADRES<9:2>: ADC结果寄存器位 12位转换结果的第2-9位

注: 在 ADFM=1 的情况下 AD 转换结果只保存 12 位结果的高 10 位, 其中 ADRESH 保存高 2 位, ADRESL 保存第 2 位至第 9 位。



10. 通用同步/异步收发器(USART)

通用同步/异步收发器(USART)模块是一个串行 I/O 通信外设。该模块包括所有执行与器件程序执行 无关的输入或输出串行数据传输所必需的时钟发生器、移位寄存器和数据缓冲器。USART 也可称为串行通 信接口(SerialCommunicationsInterface,SCI),它可被配置为能与 CRT 终端和个人计算机等外设通信的 全双工异步系统;也可以被配置为能与 A/D 或 D/A 集成电路、串行 EEPROM 等外设或其他单片机通信的半 双工同步系统。与之通信的单片机通常不具有产生波特率的内部时钟,它需要主控同步器件提供外部时钟信 号。

USART 模块包含如下功能:

- ◆ 全双工异步发送和接收
- ◆ 单字符输出缓冲器
- ◆ 双字符输入缓冲器
- ◆ 接收到字符的帧错误检测
- ◆ 半双工同步从动模式

- ◆ 可将字符长度编程为8位或9位
- ◆ 输入缓冲溢出错误检测
- ◆ 半双工同步主控模式
- ◆ 同步模式下,可编程时钟极性

以下图 10-1 和图 10-2 为 USART 收发器的框图。




图10-1: USART发送框图






图10-2: USART接收框图

USART 模块的操作是通过 3 个寄存器控制的:

- 发送状态和控制寄存器(TXSTA)
- 接收状态和控制寄存器(RCSTA)



10.1 USART 异步模式

USART 使用标准不归零码(non-return-to-zero, NRZ)格式发送和接收数据。使用 2 种电平实现 NRZ:

代表 1 数据位的 VOH 标号状态(markstate),和代表 0 数据位的 VOL 空格状态(spacestate)。采用 NRZ 格式连续发送相同值的数据位时,输出电平将保持该位的电平,而不会在发送完每个位后返回中间电 平值。NRZ 发送端口在标号状态空闲。每个发送的字符都包括一个起始位,后面跟有 8 个或 9 个数据位和一个或多个终止字符发送的停止位。起始位总是处于空格状态,停止位总是处于标号状态。最常用的数据格式为 8 位。每个发送位的持续时间为 1/(波特率)。片上专用 8 位/16 位波特率发生器可用于通过系统振荡器产生标准波特率频率。

USART 首先发送和接收 LSB。USART 的发送器和接收器在功能上是相互独立的,但采用相同的数据格式和波特率。硬件不支持奇偶校验,但可以用软件实现(奇偶校验位是第 9 个数据位)。

10.1.1 USART 异步发生器

图 11-1 所示为 USART 发送器的框图。发送器的核心是串行发送移位寄存器(TSR),该寄存器不能由软件直接访问。TSR 从 TXREG 发送缓冲寄存器获取数据。

10.1.1.1 使能发送器

通过配置如下三个控制位使能 USART 发送器,以用于异步操作:

- TXEN=1
- SYNC=0
- SPEN=1

假设所有其他 USART 控制位处于其默认状态。

将 TXSTA 寄存器的 TXEN 位置 1,使能 USART 发送器电路。将 TXSTA 寄存器的 SYNC 位清零,将 USART 配置用于异步操作。

注:

- 1) 当将 SPEN 位和 TXEN 位置 1, SYNC 位清零, TX/CK I/O 引脚被自动配置为输出引脚, 无需考虑相应 TRIS 位的状态。
- 2) 当将 SPEN 位和 CREN 位置 1, SYNC 位清零, RX/DT I/O 引脚被自动配置为输入引脚, 无需考虑相应 TRIS 位的状态。

10.1.1.2 发送数据

向 TXREG 寄存器写入一个字符,以启动发送。如果这是第一个字符,或者前一个字符已经完全从 TSR 中移出,TXREG 中的数据会立即发送给 TSR 寄存器。如果 TSR 中仍保存全部或部分前一字符,新的字符数据将保存在 TXREG 中,直到发送完前一字符的停止位为止。然后,在停止位发送完毕后经过一个 TCY,TXREG 中待处理的数据将被传输到 TSR。当数据从 TXREG 传输至 TSR 后,立即开始进行起始位、数据位和停止位序列的发送。



10.1.1.3 发送中断标志

只要使能 USART 发送器且 TXREG 中没有待发送数据,就将 PIR1 寄存器的 TXIF 中断标志位置 1。换句话说,只有当 TSR 忙于处理字符和 TXREG 中有排队等待发送的新字符时,TXIF 位才处于清零状态。写 TXREG 时,不立即清零 TXIF 标志位。TXIF 在写指令后的第 2 个指令周期清零。在写 TXREG 后立即查询 TXIF 会返回无效结果。TXIF 为只读位,不能由软件置 1 或清零。

可通过将 PIE1 寄存器的 TXIE 中断允许位置 1 允许 TXIF 中断。然而,只要 TXREG 为空,不管 TXIE 允许位的状态如何都会将 TXIF 标志位置 1。

如果要在发送数据时使用中断,只在有待发送数据时,才将 TXIE 位置 1。当将待发送的最后一个字符写入 TXREG 后,将 TXIE 中断允许位清零。

10.1.1.4 TSR 状态

TXSTA 寄存器的 TRMT 位指示 TSR 寄存器的状态。TRMT 位为只读位。当 TSR 寄存器为空时,TRMT 位被置 1,当有字符从 TXREG 传输到 TSR 寄存器时,TRMT 被清零。TRMT 位保持清零状态,直到所有位从 TSR 寄存器移出为止。没有任何中断逻辑与该位有关,所以用户必须查询该位来确定 TSR 位的状态。

注: TSR 寄存器并未映射到数据存储器中, 因此用户不能直接访问它。

10.1.1.5 发送 9 位字符

USART 支持 9 位字符发送。当 TXSTA 寄存器的 TX9EN 位置 1 时,USART 将移出每个待发送字符的 9 位。TXSTA 寄存器的 TX9D 位为第 9 位,即最高数据位。当发送 9 位数据时,必须在将 8 个最低位写入 TXREG 之前,写 TX9D 数据位。在写入 TXREG 寄存器后会立即将 9 个数据位传输到 TSR 移位寄存器。



10.1.1.6 设置异步发送

- 1. 初始化 SPBRG 寄存器,以获得所需的波特率(请参见"USART 波特率发生器(BRG)"
- 2. 通过将 SYNC 位清零并将 SPEN 位置 1 使能异步串口。
- 3. 如果需要 9 位发送,将 TX9EN 控制位置 1。当接收器被设置为进行地址检测时,将数据位的第 9 位置 1,指示 8 个最低数据位为地址。
- 4. 将 TXEN 控制位置 1, 使能发送; 这将导致 TXIF 中断标志位置 1。
- 5. 如果需要中断,将 PIE1 寄存器中的 TXIE 中断允许位置 1;如果 INTCON 寄存器的 GIE 和 PEIE 位也置 1 将立即产生中断。
- 6. 若选择发送 9 位数据, 第 9 位应该被装入 TX9D 数据位。
- 7. 将 8 位数据装入 TXREG 寄存器开始发送数据。




图 10-3: 异步发送




图 10-4: 异步发送(背靠背)

注:本时序图显示了两次连续的发送。



10.1.2 USART 异步接收器

异步模式通常用于 RS-232 系统。图 10-2 给出了接收器的框图。在 RX/DT 引脚上接收数据和驱动数据恢复电路。数据恢复电路实际上是一个以 16 倍波特率为工作频率的高速移位器,而串行接收移位寄存器(ReceiveShiftRegister,RSR)则以比特率工作。当字符的全部 8 位或 9 位数据位被移入后,立即将它们传输到一个 2 字符的先入先出(FIFO)缓冲器。FIFO 缓冲器允许接收 2 个完整的字符和第 3 个字符的起始位,然后必须由软件将接收到的数据提供给 USART 接收器。FIFO 和 RSR 寄存器不能直接由软件访问。通过 RCREG 寄存器访问接收到的数据。

10.1.2.1 使能接收器

通过配置如下三个控制位使能 USART 接收器,以用于异步操作。

- ◆ CREN=1
- ♦ SYNC=0
- ♦ SPEN=1

假设所有其他 USART 控制位都处于默认状态。将 RCSTA 寄存器的 CREN 位置 1,使能 USART 接收器电路。将 TXSTA 寄存器的 SYNC 位清零,配置 USART 以用于异步操作。

注:

- 1) 当将 SPEN 位和 TXEN 位置 1, SYNC 位清零, TX/CKI/O 引脚被自动配置为输出引脚, 无需考虑相应 TRIS 位的状态。
- 2) 当将 SPEN 位和 CREN 位置 1, SYNC 位清零, RX/DTI/O 引脚被自动配置为输入引脚, 无需考虑相应 TRIS 位的状态。

10.1.2.2 接收数据

接收器数据恢复电路在第一个位的下降沿开始接收字符。第一个位,通常称为起始位,始终为 0。由数据恢复电路计数半个位时间,到起始位的中心位置,校验该位是否仍为零。如果该位不为零,数据恢复电路放弃接收该字符,而不会产生错误,并且继续查找起始位的下降沿。如果起始位零校验通过,则数据恢复电路计数一个完整的位时间,到达下一位的中心位置。由择多检测电路对该位进行采样,将相应的采样结果 0或 1 移入 RSR。重复该过程,直到完成所有数据位的采样并将其全部移入 RSR 寄存器。测量最后一个位的时间并采样其电平。此位为停止位,总是为 1。如果数据恢复电路在停止位的位置采样到 0,则该字符的帧错误标志将置 1,反之,该字符的帧错误标志会清零。

当接收到所有数据位和停止位后,RSR 中的字符会被立即传输到 USART 的接收 FIFO 并将 PIR1 寄存器的 RCIF 中断标志位置 1。通过读 RCREG 寄存器将 FIFO 最顶端的字符移出 FIFO。

注:如果接收 FIFO 溢出,则不能再继续接收其他字符,直到溢出条件被清除。



10.1.2.3 接收中断

只要使能 USART 接收器且在接收 FIFO 中没有未读数据,PIR1 寄存器中的 RCIF 中断标志位就会清零。RCIF 中断标志位为只读,不能由软件置 1 或清零。

通过将下列所有位均置 1 来允许 RCIF 中断:

- ◆ PIE1 寄存器的 RCIE 中断允许位:
- ◆ INTCON 寄存器的 PEIE 外设中断允许位;
- ◆ INTCON 寄存器的 GIE 全局中断允许位。

如果 FIFO 中有未读数据,无论中断允许位的状态如何,都会将 RCIF 中断标志位置 1。

10.1.2.4 接收帧错误

接收 FIFO 缓冲器中的每个字符都有一个相应的帧错误状态位。帧错误指示未在预期的时间内接收到停止位。

由 RCSTA 寄存器的 FERR 位获取帧错误状态。必须在读 RCREG 寄存器之后读 FERR 位。

帧错误(FERR=1)并不会阻止接收更多的字符。无需清零 FERR 位。

清零 RCSTA 寄存器的 SPEN 位会复位 USART,并强制清零 FERR 位。帧错误本身不会产生中断。

注: 如果接收 FIFO 缓冲器中所有接收到的字符都有帧错误, 重复读 RCREG 不会清零 FERR 位。

10.1.2.5 接收溢出错误

接收 FIFO 缓冲器可以保存 2 个字符。但如果在访问 FIFO 之前,接收到完整的第 3 个字符,则会产生溢出错误。此时,RCSTA 寄存器的 OERR 位会置 1。可以读取 FIFO 缓冲器内的字符,但是在错误清除之前,不能再接收其他字符。可以通过清零 RCSTA 寄存器的 CREN 位或通过清零 RCSTA 寄存器的 SPEN 位使 USART 复位来清除错误。

10.1.2.6 接收 9 位字符

USART 支持 9 位数据接收。将 RCSTA 寄存器的 RX9EN 位置 1 时, USART 将接收到的每个字符的 9 位移入 RSR。必须在读 RCREG 中的低 8 位之后,读取 RX9D 数据位。



10.1.2.7 异步接收设置

- 1. 初始化 SPBRG 寄存器,以获得所需的波特率。 (请参见"USART 波特率发生器(BRG)"章节。
- 2. 将 SPEN 位置 1, 使能串行端口。必须清零 SYNC 位以执行异步操作。
- 3. 如果需要中断,将 PIE1 寄存器中的 RCIE 位和 INTCON 寄存器的 GIE 和 PEIE 位置 1。
- 4. 如果需要接收 9 位数据,将 RX9EN 位置 1。
- 5. 将 CREN 位置 1 使能接收。
- 6. 当一个字符从 RSR 传输到接收缓冲器时,将 RCIF 中断标志位置 1。如果 RCIE 中断允许位也置 1 还将产生中断。
- 7. 读 RCREG 寄存器,从接收缓冲器获取接收到的 8 个低数据位。
- 8. 读 RCSTA 寄存器获取错误标志位和第 9 位数据位(如果使能 9 位数据接收)。
- 9. 如果发生溢出,通过清零 CREN 接收器使能位清零 OERR 标志。




图 10-5: 异步接收

注:本时序图显示出了在 RX 输入引脚接收三个字的情况,在第 3 个字后读取 RCREG(接收缓冲器),导致 OERR(溢出)位置 1。

www.mcu.com.cn 87 / 155 V0.1.0



10.2 异步操作时的时钟准确度

由厂家校准内部振荡电路(INTOSC)的输出。但在 VDD 或温度变化时,INTOSC 会发生频率漂移, 从而会直接影响异步波特率。可通过以下方法调整波特率时钟,但需要某种类型的参考时钟源。

10.3 USART 相关寄存器

TXSTA: 发送状态和控制寄存器

0xCE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TXSTA	CSRC	TX9EN	TXEN	SYNC	SCKP	-	TRMT	TX9D
R/W	R/W	R/W	R/W	R/W	R/W	-	R	R/W
复位值	0	0	0	0	0	0	1	0

Bit7 CSRC: 时钟源选择位

异步模式: 任意值

同步模式:

1=主控模式(由内部BRG产生时钟信号)

0=从动模式(由外部时钟源产生时钟)

Bit6 TX9EN: 9位发送使能位

1= 选择9位发送

0= 选择8位发送 Bit5 TXEN: 发送使能位(1)

> 1= 使能发送 0= 禁止发送

Bit4 SYNC: USART模式选择位

1= 同步模式

0= 异步模式

Bit3 SCKP: 同步时钟极性选择位

异步模式:

1=将数据字符的电平取反后发送到TX/CK引脚

0=直接将数据字符发送到TX/CK引脚

同步模式:

0=在时钟上升沿传输数据

1=在时钟下降沿传输数据

Bit2 未用

Bit1 TRMT: 发送移位寄存器状态位

1= TSR为空 0= TSR为满

Bit0 TX9D: 发送数据的第9位

可以是地址/数据位或奇偶校验位

注:同步模式下,SREN/CREN 会颠覆 TXEN 的值。



RCSTA:接收状态和控制寄存器

0xCB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
RCSTA	SPEN	RX9EN	SREN	CREN	RCIDL	FERR	OERR	RX9D
R/W	R/W	R/W	R/W	R/W	R	R	R	R
复位值	0	0	0	0	1	0	0	0

Bit7 SPEN: 串行端口使能位

1= 使能串行端口(将RX/DT和TX/CK引脚配置为串行端口引脚)

0= 禁止串行端口(保持在复位状态)

Bit6 RX9EN: 9位接收使能位

1= 选择9位接收 0= 选择8位接收

Bit5 SREN: 单字节接收使能位

异步模式: 任意值

同步主控模式:

1=使能单字节接收 0=禁止单字节接收 接收完成后清零该位

同步从动模式: 任意值

Bit4 CREN: 连续接收使能位

异步模式:

1=使能接收 0=禁止接收

同步模式:

1=使能连续接收直到清零CREN使能位(CREN覆盖SREN)

0=禁止连续接收

Bit3 RCIDL: 接收空闲标志位

异步模式: 1=接收器空闲

0=已接收到起始位,接收器正在接收数据

同步模式: 任意值

Bit2 FERR: 帧错误位

1= 帧错误(可通过读RCREG寄存器更新并接收下一个有效字节)

0= 没有帧错误

Bit1 OERR: 溢出错误位

1= 溢出错误(可通过清零CREN位清零)

0= 没有溢出错误

BitO RX9D: 接收到数据的第9位

此位可以是地址/数据位或奇偶校验位,必须由用户固件计算得到

USSEL: USART 通讯接口配置寄存器

0xCA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
USSEL							US_	SEL
R/W							R/W	R/W
复位值							0	0

Bit7~Bit2 未用。

Bit1~Bit0 US_SEL: USART通讯口选择位

00= TX/CK=P25, RX/DT=P26 01= TX/CK=P35, RX/DT=P21 1x= TX/CK=P05, RX/DT=P04



10.4 USART 波特率发生器(BRG)

波特率发生器(BRG)是一个8位,专用于支持USART的异步和同步工作模式。

SPBRG 寄存器对决定自由运行的波特率定时器的周期。

表 11-1 包含了计算波特率的公式。公式 1 为一个计算波特率和波特率误差的示例。

表 11-1 中给出了已经计算好的各种异步模式下的典型波特率和波特率误差值,可便于您使用。

向 SPBRG 寄存器对写入新值会导致 BRG 定时器复位(或清零)。这可以确保 BRG 无需等待定时器溢出就可以输出新的波特率。

如果系统时钟在有效的接收过程中发生了变化,可能会产生接收错误或导致数据丢失。为了避免此问题,应该检查 RCIDL 位的状态以确保改变系统时钟之前,接收操作处于空闲状态。

公式 1: 计算波特率误差

对于 F_{SYS} 为 8MHz, 目标波特率为 9600bps, 异步模式采用 8 位 BRG 的器件:

求解 SPBRG:

$$X = \frac{\frac{F_{SYS}}{E = \frac{1}{16} \times \frac{1}{16}}}{16} - 1 = \frac{\frac{8000000}{9600}}{16} - 1 = [51.08] = 51$$

计算波特率 = $\frac{8000000}{16 (51+1)} = 9615$

表 10-1: 波特率公式

配置位	BRG/USART 模式	波特率公式
SYNC		
0	8 位/异步	F _{HSI} /[16(n+1)]
1	8位/同步	F _{HSI} /[4(n+1)]

说明: n= SPBRG 寄存器的值。

表 10-2: 异步模式下的波特率

	SYNC=0									
目标波特率		F _{SYS} =8.00MHz			F _{SYS} =16.00MHz					
	实际波特率	误差(%)	SPBRG 值	实际波特率	误差(%)	SPBRG 值				
2400	2404	0.16	207							
9600	9615	0.16	51	9615	0.16	103				
10417	10417	0	47	10417	0	95				
19200	19230	0.16	25	19230	0.16	51				



10.5 USART 同步模式

同步串行通信通常用在具有一个主控器件和一个或多个从动器件的系统中。主控器件包含产生波特率时钟所必需的电路,并为系统中的所有器件提供时钟。从动器件可以使用主控时钟,因此无需内部时钟发生电路。

在同步模式下,有 2 条信号线:双向数据线和时钟线。从动器件使用主控器件提供的外部时钟,将数据 串行移入或移出相应的接收和发送移位寄存器。因为使用双向数据线,所以同步操作只能采用半双工方式。 半双工是指:主控器件和从动器件都可以接收和发送数据,但是不能同时进行接收或发送。USART 既可以 作为主控器件,也可以作为从动器件。

同步发送无需使用起始位和停止位。

10.5.1 同步主控模式

下列位用来将 USART 配置为同步主控操作:

- ◆ SYNC=1
- ◆ CSRC=1
- ◆ SREN=0 (用于发送); SREN=1 (用于接收)
- ◆ CREN=0 (用于发送); CREN=1 (用于接收)
- ♦ SPEN=1

将 TXSTA 寄存器的 SYNC 位置 1,可将 USART 配置用于同步操作。将 TXSTA 寄存器的 CSRC 位置 1,将器件配置为主控器件。将 RCSTA 寄存器的 SREN 和 CREN 位清零,以确保器件处于发送模式,否则器件配置为接收模式。将 RCSTA 寄存器的 SPEN 位置 1,使能 USART。

10.5.1.1 主控时钟

同步数据传输使用独立的时钟线同步传输数据。配置为主控器件的器件在 TX/CK 引脚发送时钟信号。当 USART 被配置为同步发送或接收操作时,TX/CK 输出驱动器自动使能。串行数据位在每个时钟的上升沿发生改变,以确保它们在下降沿有效。每个数据位的时间为一个时钟周期,有多少数据位就只能产生多少个时钟周期。

10.5.1.2 时钟极性

器件提供时钟极性选项以与 Microwire 兼容。由 TXSTA 寄存器的 SCKP 位选择时钟极性。将 SCKP 位置 1 将时钟空闲状态设置为高电平。当 SCKP 位置 1 时,数据在每个时钟的下降沿发生改变。清零 SCKP 位,将时钟空闲状态设置为低电平。当清零 SCKP 位时,数据在每个时钟的上升沿发生改变。



10.5.1.3 同步主控发送

由器件的 RX/DT 引脚输出数据。当 USART 配置为同步主控发送操作时,器件的 RX/DT 和 TX/CK 输出引脚自动使能。

向 TXREG 寄存器写入一个字符开始发送。如果 TSR 中仍保存全部或部分前一字符,新的字符数据保存在 TXREG 中,直到发送完前一字符的停止位为止。如果这是第一个字符,或者前一个字符已经完全从TSR 中移出,则 TXREG 中的数据会被立即传输到 TSR 寄存器。当字符从 TXREG 传输到 TSR 后会立即开始发送数据。每个数据位在主控时钟的上升沿发生改变,并保持有效,直至下一个时钟的上升沿为止。

注: TSR 寄存器并未映射到数据存储器中, 因此用户不能直接访问它。

10.5.1.4 同步主控发送设置

- 1. 初始化 SPBRG 寄存器,以获得所需的波特率。 (请参见"USART 波特率发生器(BRG)"章节。
- 2. 将 SYNC、SPEN 和 CSRC 位置 1,使能同步主控串行端口。
- 3. 将 SREN 和 CREN 位清零,禁止接收模式。
- 4. 将 TXEN 位置 1 使能发送模式。
- 5. 如果需要发送 9 位字符,将 TX9EN 置 1。
- 6. 若需要中断,将 PIE1 寄存器中的 TXIE 位,以及 INTCON 寄存器中的 GIE 和 PEIE 位置 1。
- 7. 如果选择发送 9 位字符,应该将第 9 位数据装入 TX9D 位。
- 8. 通过将数据装入 TXREG 寄存器启动发送。




图 10-6: 同步发送






图 10-7: 同步发送(通过 TXEN)

10.5.1.5 同步主控接收

在 RX/DT 引脚接收数据。当 USART 配置为同步主控接收时,自动禁止器件的 RX/DT 引脚的输出驱动器。

在同步模式下,将单字接收使能位(RCSTA 寄存器的 SREN 位)或连续接收使能位(RCSTA 寄存器的 CREN 位)置 1 使能接收。当将 SREN 置 1,CREN 位清零时,一个单字符中有多少数据位就只能产生多少时钟周期。一个字符传输结束后,自动清零 SREN 位。当 CREN 置 1 时,将产生连续时钟,直到清零 CREN 为止。如果 CREN 在一个字符的传输过程中清零,则 CK 时钟立即停止,并丢弃该不完整的字符。如果 SREN 和 CREN 都置 1,则当第一个字符传输完成时,SREN 位被清零,CREN 优先。

将 SREN 或 CREN 位置 1,启动接收。在 TX/CK 时钟引脚信号的下降沿采样 RX/DT 引脚上的数据,并将采样到的数据移入接收移位寄存器(RSR)。当 RSR 接收到一个完整字符时,将 RCIF 位置 1,字符自动移入 2 字节接收 FIFO。接收 FIFO 中最顶端字符的低 8 位可通过 RCREG 读取。只要接收 FIFO 中仍有未读字符,则 RCIF 位就保持置 1 状态。

10.5.1.6 从时钟

同步数据传输使用与数据线同步的独立时钟线。配置为从器件的器件接收 TX/CK 线上的时钟信号。当器件被配置为同步从发送或接收操作时,TX/CK 引脚的输出驱动器自动被禁止。串行数据位在时钟信号的前沿改变,以确保其在每个时钟的后沿有效。每个时钟周期只能传输一位数据,因此有多少数据位要传输就必须接收多少个时钟。



10.5.1.7 接收溢出错误

接收 FIFO 缓冲器可以保存 2 个字符。在读 RCREG 以访问 FIFO 之前,若完整地接收到第 3 个字符,则产生溢出错误。此时,RCSTA 寄存器的 OERR 位会置 1。FIFO 中先前的数据不会被改写。可以读取 FIFO 缓冲器内的 2 个字符,但是在错误被清除前,不能再接收其他字符。只能通过清除溢出条件,将 OERR 位清零。如果发生溢出时,SREN 位为置 1 状态,CREN 位为清零状态,则通过读 RCREG 寄存器清除错误。如果溢出时,CREN 为置 1 状态,则可以清零 RCSTA 寄存器的 CREN 位或清零 SPEN 位以复位 USART,从而清除错误。

10.5.1.8 接收 9 位字符

USART 支持接收 9 位字符。当 RCSTA 寄存器的 RX9EN 位置 1 时,USART 将接收到的每个字符的 9 位数据移入 RSR。当从接收 FIFO 缓冲器读取 9 位数据时,必须在读 RCREG 的 8 个低位之后,读取 RX9D 数据位。

10.5.1.9 同步主控接收设置

- 1. 初始化 SPBRG 寄存器,以获得所需的波特率。(注:必须满足 SPBRG>05H)
- 2. 将 SYNC、SPEN 和 CSRC 位置 1 使能同步主控串行端口。
- 3. 确保将 CREN 和 SREN 位清零。
- 4. 如果使用中断,将 INTCON 寄存器的 GIE 和 PEIE 位置 1,并将 PIE1 寄存器的 RCIE 位也置 1。
- 5. 如果需要接收 9 位字符,将 RX9EN 位置 1。
- 6. 将 SREN 位置 1, 启动接收, 或将 CREN 位置 1 使能连续接收。
- 7. 当字符接收完毕后,将 RCIF 中断标志位置 1。如果允许位 RCIE 置 1,还会产生一个中断。
- 8. 读 RCREG 寄存器获取接收到的 8 位数据。
- 9. 读 RCSTA 寄存器以获取第 9 个数据位(使能 9 位接收时),并判断接收过程中是否产生错误。
- 10. 如果产生溢出错误,清零 RCSTA 寄存器的 CREN 位或清零 SPEN 以复位 USART 来清除错误。




图 10-8: 同步接收(主控模式, SREN)

注: 时序图说明了 SREN=1 时的同步主控模式。



10.5.2 同步从动模式

下列位用来将 USART 配置为同步从动操作:

- SYNC=1
- CSRC=0
- SREN=0 (用于发送); SREN=1 (用于接收)
- CREN=0 (用于发送); CREN=1 (用于接收)
- SPEN=1

将 TXSTA 寄存器的 SYNC 位置 1,可将器件配置用于同步操作。将 TXSTA 寄存器的 CSRC 位置 1,将器件配置为从动器件。将 RCSTA 寄存器的 SREN 和 CREN 位清零,以确保器件处于发送模式,否则器件将被配置为接收模式。将 RCSTA 寄存器的 SPEN 位置 1,使能 USART。

10.5.2.1 USART 同步从动发送

同步主控和从动模式的工作原理是相同的(见章节"同步主控发送")。

10.5.2.2 同步从动发送设置

- 1. 将 SYNC 和 SPEN 位置 1 并将 CSRC 位清零。
- 2. 将 CREN 和 SREN 位清零。
- 3. 如果使用中断,将 INTCON 寄存器的 GIE 和 PEIE 位置 1,并将 PIE1 寄存器的 TXIE 位也置 1。
- 4. 如果需要发送 9 位数据,将 TX9EN 位置 1。
- 5. 将 TXEN 位置 1 使能发送。
- 6. 若选择发送 9 位数据,将最高位写入 TX9D 位。
- 7. 将低 8 位数据写入 TXREG 寄存器开始传输。

10.5.2.3 USART 同步从动接收

除了以下不同外, 同步主控和从动模式的工作原理相同。

- 1. CREN 位总是置 1, 因此接收器不能进入空闲状态。
- 2. SREN 位, 在从动模式可为"任意值"。

10.5.2.4 同步从动接收设置

- 1. 将 SYNC 和 SPEN 位置 1 并将 CSRC 位清零。
- 2. 如果使用中断,将 INTCON 寄存器的 GIE 和 PEIE 位置 1,并将 PIE1 寄存器的 RCIE 位也置 1。
- 3. 如果需要接收 9 位字符,将 RX9EN 位置 1。
- 4. 将 CREN 位置 1, 使能接收。
- 5. 当接收完成后,将 RCIF 位置 1。如果 RCIE 已置 1,还会产生一个中断。
- 6. 读 RCREG 寄存器,从接收 FIFO 缓冲器获取接收到的 8 个低数据位。
- 7. 如果使能 9 位模式,从 RCSTA 寄存器的 RX9D 位获取最高位。

如果产生溢出错误,清零 RCSTA 寄存器的 CREN 位或清零 SPEN 位以复位 USART 来清除错误。



11. SPI 模块

11.1 SPI 模块概述

SPI 模式允许同时同步发送和接收 8 位数据。支持 SPI 的主控 4 种模式和从动 2 种模式。另外,可选择 3 线模式或 4 线模式。

- 4 线模式下使用以下三个引脚来完成通信:
 - 主控数据输入/从动数据输出(MISO)
 - 主控数据输出/从动数据输入(MOSI)
 - 串行时钟(SCK)
 - 从动选择(SS)
- 3 线模式下使用以下三个引脚来完成通信:
 - 串行数据输入/输出(SDIO)
 - 串行时钟(SCK)
 - 从动选择(SS)

注:以下描述中,SDI 是代表主控模式的 MISO 引脚和从动模式的 MOSI 引脚;SDO 是代表主控模式的 MOSI 引脚和从动模式的 MISO 引脚。



11.2 SPI 相关寄存器

SPI 控制寄存器 SPICON2

0xDA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPICON2		CKE	MODE					SPIBF
读写		R/W	R/W					R
复位值		0	0					0

Bit7 保留 需写0

Bit 6 CKE: SPI时钟边沿选择位。(注:在从动模式下,CKE必须设置为0)

SPICKP= 0

0= 在SCK引脚的上升沿发送数据 1= 在SCK引脚的下降沿发送数据

SPICKP = 1

0 = 在SCK引脚的下降沿发送数据 1 = 在SCK引脚的上升沿发送数据

Bit5 MODE: 模式选择

1=3线模式 (当需要发送时, SDIO口TRIS位需清0; 当需要接收时, SDIO口

TRIS需置1) 0=4线模式

Bit4~Bit1 未用。

Bit0 SPIBF 缓冲器满状态位

1= 接收完成, SPIBUF满 0= 接收未完成, SPIBUF空



SPI 控制寄存器 SPICON

0XD9	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
SPICON	SPIWCOL	SPIOV	SPIEN	SPICKP	SPIM3	SPIM2	SPIM1	SPIM0
读写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit7 SPIWCOL: 写冲突标志位

1= 在发送/接收数据过程中, 试图对 SPIBUF 寄存器进行写操作

0= 未发生冲突

Bit6 SPIOV: 接收溢出指示位

1= SPIBUF仍保持前一数据时,又收到一个新的字节。出现溢出时,SPISR中的数据会丢失。溢出只会在从动模式下发生。在从动模式中,即使仅发送数据,用户也必须读SPIBUF以避免溢出。在主控模式中,溢出位不被置1,因为每次接收或发送新数据,都要通过写SPIBUF寄存器来启动(该位必须由软件清零)

0= 没有溢出

Bit5 SPIEN: SPI使能位

1= 使能串行端口并将SCK、SDO、SDI和SS配置为串行端口引脚

0= 禁止串行端口并将这些引脚配置为I/O端口引脚

Bit4 SPICKP: 时钟极性选择位

1= 时钟空闲状态为高电平

0= 时钟空闲状态为低电平

Bit3~Bit0 SPIM<3:0>: 同步串行端口模式选择位

0000= SPI主控模式, 时钟= F_{SYS}/8

0001= SPI主控模式, 时钟= F_{SYS}/16

0010= SPI主控模式, 时钟= F_{SYS}/64

0011= 未用

0100= SPI从动模式,时钟= SCK引脚,使能SS引脚控制

0101= SPI从动模式,时钟=SCK引脚,禁止SS引脚控制,SS可用作I/O引脚

其他= 保留



11.3 SPI 工作原理

当初始化 SPI 时,需要指定几个选项。可以通过对相应的控制位(SPICON<5:0>和 SPICON2<7:6>)编程来指定。这些控制位用于指定以下选项:

- ◆ 主控模式(SCK 作为时钟输出)
- ▲ 时钟极性(SCK 的空闲状态)
- ◆ 时钟速率(仅限主控模式)
- ◆ 从动选择模式(仅限于从动模式)
- ◆ 从动模式(SCK 作为时钟输入)
- ◆ 时钟边沿(在 SCK 的上升沿/下降沿输出数据)




图 11-1: SPI 模块框图

注: I/O 引脚具有对 VDD 和 VSS 的二极管保护。

SPI 模块由一个发送/接收移位寄存器(SPISR)和一个缓冲寄存器(SPIBUF)组成。SPISR 将数据移入和移出器件,最高有效位在前。SPIBUF 保存上次写入 SPISR 的数据直到新接收到的数据就绪为止。一旦8位数据接收完毕,该字节就被移入 SPIBUF 寄存器。然后,PIR1 寄存器的中断标志位 SPIIF 被置 1。这种双重缓冲数据接收方式(SPIBUF)允许在读取刚接收的数据之前,就开始接收下一个字节。在数据发送/接收期间,任何试图写 SPIBUF 寄存器的操作都会被忽略,并将 SPICON 寄存器的写冲突检测位 SPIWCOL 置1。此时用户必须用软件将 SPIWCOL 位清零,否则无法判别下一次对 SPIBUF 的写操作是否成功完成。

当应用软件等待接收有效数据时,应在下一个要传输的数据字节写入 SPIBUF 之前,将 SPIBUF 中的前一个数据读出。



11.4 使能 SPI I/O

要使能串行端口, SPICON 寄存器的使能位 SPIEN 必须置 1。要复位或重新配置 SPI 模式, 要先将 SPIEN 位清零, 重新初始化 SPICON 寄存器, 然后将 SPIEN 位置 1。这将把 MOSI、MISO、SCK 和 SS 引脚配置为串行端口引脚。要将这些引脚用作串行端口,还必须将其数据方向位(在 TRIS 寄存器中)正确编程, 方法如下:

- SDI由 SPI 模块自动控制;
- 必须将 MOSI 的 TRIS 位置 1(主控模式);
- 必须将 MISO 的 TRIS 位置 1(从动模式);
- 必须将 SCK(主控模式)的 TRIS 位置 1;
- 必须将 SCK(从动模式)的 TRIS 位清零;
- 必须将 SS 的 TRIS 清零。

对于任何不想要的串行端口功能,可通过将对应的数据方向(TRIS)寄存器设置为相反值来跳过。

11.5 主控模式

主器件控制 SCK, 因此可以随时启动数据传输。主器件根据软件协议确定从器件应在何时广播数据。

在主控模式下,数据一旦写入 SPIBUF 寄存器就开始发送或接收。如果 SPI 仅作为接收器,则可以禁止 SDO 输出(将其编程设定为输入)。SPISR 寄存器按设置的时钟速率对 SDI 引脚上的信号进行连续移位输入。每个字节接收完后,都会被当作普通的接收字节装入 SPIBUF 寄存器(相应的中断和状态位置 1)。这可以在接收器应用中作为"线路活动监控(Line Activity Monitor)"模式,是很有用的。

可通过对 SPICON 寄存器的 SPICKP 位进行相应的编程来选择时钟极性。图 11-2、图 11-3、图 11-4 给 出了 SPI 通信的波形图,其中 MSB 被首先发送。在主控模式下,SPI 时钟速率(比特率)可由用户编程设定为下列速率之一:

- F_{SYS}/8 (或 8.TCY)
- F_{SYS}/16 (或 16.TCY)
- Fsys/64(或64.TCY)



图 11-2 为主控模式的波形图。当 SPICON2 寄存器的 CKE 位置 1 时,SDO 数据在 SCK 上出现时钟边沿前就有效。图中指出了将接收到的数据装入 SPIBUF 的时间。




图 11-2: SPI 模式的波形(主控模式)



11.6 从动模式

在从动模式下,当 SCK 引脚上出现外部时钟脉冲时,发送和接收数据。当最后一位数据被锁存后,PIR3 寄存器的 SPIIF 中断标志位置 1。

在从动模式下,时钟由 SCK 引脚上的外部时钟源提供。外部时钟必须满足电气规范中规定的高电平和低电平的最短时间要求。

11.7 从动选择同步

SS 引脚允许器件工作在同步从动模式。SPI 必须工作在从动模式下,并使能 SS 引脚控制 SPICON<3:0>=04h)。要使 SS 引脚用作输入引脚,不能将该引脚驱动为低电平。当 SS 引脚为低电平时,使能数据的发送和接收,同时 SDO 引脚被驱动。当 SS 引脚为高电平时,即使是在数据的发送过程中,SDO 引脚也不再被驱动,而是变成悬空输出。根据应用的需要,可外接上拉/下拉电阻。

当 SPI 模块复位后,位计数器被强制归 0。这可以通过强制将 SS 引脚拉为高电平或将 SPIEN 位清零来实现。将 SDO 引脚和 SDI 引脚相连可以仿真双线制通信。当 SPI 需要作为接收器工作时,SDO 引脚可以被配置为输入。这样就禁止了从 SDO 发送数据。因为 SDI 不会引起总线冲突,因而总是可以将其保留为输入(SDI 功能)。

注:

- 1. 当 SPI 工作在从动模式下, 并且 SS 引脚控制使能(SPIxCON<3:0> = 0100)时, 如果 SS 引脚置为 VDD 电平, SPI 模块将被复位。
- 2. 如果在 CKE 置 1(SPICON2 寄存器)的从动模式下使用 SPI,则必须使能 SS 引脚控制。




图 11-3: 从动同步波形






图 11-4: SPI 模式波形(从动模式, CKE=0)



11.8 休眠操作

在休眠模式,所有模块的时钟都将停止,并且在器件被唤醒前,发送/接收将保持此停滞状态。当器件返回到运行模式后,该模块将恢复发送和接收数据。

11.9 复位的影响

复位会禁止 SPI 模块并终止当前的传输。



12. I²C 模块

12.1 I2C 模块概述

IIC 模块可以实现所有的主控和从动功能(包括广播呼叫支持),并且用硬件提供起始位和停止位的中断来判断总线何时空闲(多主机功能)。IIC 模块实现了标准模式规范,以及 7 位寻址。

有两个引脚用于数据传输。它们是时钟引脚(SCL)和数据引脚(SDA)。使用 IIC 模块时,用户必须通过相应的 TRIS 位将这些引脚配置为输入引脚。

通过将 IICCON 寄存器的使能位 IICEN 置 1,使能 IIC 模块的功能。




图 12-1: IIC 框图(I²C 模式)

注: I/O 引脚具有连接到 VDD 和 VSS 的保护二极管。

IIC 模块具有 7 个用于 I²C 操作的寄存器。它们是:

- ◆ IIC 控制寄存器 1 (IICCON)
- ◆ IIC 状态寄存器(IICSTAT)
- ◆ IIC 移位寄存器(IICSR):不能直接访问
- ◆ IIC 屏蔽寄存器(IICMSK)

- ◆ IIC 控制寄存器 2(IICCON2)
- ◆ 串行接收/发送缓冲寄存器(IICBUF)
- ◆ IIC 地址寄存器 (IICADD)

可使用 IICCON 寄存器控制 I^2 C 的操作。可使用 IICM<3:0>模式选择位(IICCON 寄存器)选择以下 I^2 C 模式之一:

- ◆ I²C 从动模式(7 位地址)
- ◆ I²C 主控模式,时钟=F_{CPU}/(IICADD+4)
- ◆ I²C 从动模式,7 位地址,允许起始位和停止位中断

如果已将 SCL 和 SDA 引脚编程为输入引脚(将相应的 TRIS 位置 1),选择任何 I²C 模式且 IICEN 位置 1 将强制 SCL 和 SDA 引脚为漏极开路。



12.2 I2C 相关寄存器说明

IIC 状态寄存器 IICSTAT

0XC7	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IICSTAT		IDLE	D/A	Р	S	R/W	IICTOF	BF
读写		R	R	R	R	R	W/R	R
复位值		0	0	0	0	0	0	0

Bit7 未用

Bit6 IDLE 主控模式空闲位

(仅主控模式有效), 所有主控操作都可以通过该位来判断是否结束

1= 总线上没有主控操作

0= 总线上正在进行主控操作

Bit5 D/A 数据/地址位。

1= 表示最后接收或发送的字节是数据。

0= 表示最后接收或发送的字节是地址。

Bit4 P 停止位(禁止IIC模块(IICEN清零)时此位被清零)。

1= 表示最后检测到了停止位(复位时该位为0)。

0= 表示最后未检测到停止位。

Bit3 S 起始位(禁止IIC模块(IICEN 清零)时此位被清零)。

1= 表示最后检测到了起始位(复位时该位为0)。

0= 最后未检测到起始位。

Bit2 R/W 读/写位信息。

该位用来保存在最后一次地址匹配后的R/W位信息。该位仅在从地址匹配开始到

下一个起始位、停止位或非ACK位时有效。

在I²C从动模式下

1= 读。

0= 写。

在I²C主控模式下

1= 正在发送。

0= 不在进行发送。

此位与SEN、RSEN、PEN、RCEN或ACKEN做逻辑或运算的结果将指示IIC是否

在空闲模式下。

Bit1 IICTOF: 从动模式超时标志位

1= 发生了从动模式超时;

0= 未发生从动模式超时。

Bit0 BF 缓冲器满状态位。

接收:

1= 接收完成,IICBUF满。

0= 接收未完成, IICBUF空。

发送:

1 = 数据正在发送(不包括ACK和停止位),IICBUF满。

0 = 数据发送完成(不包括ACK和停止位), IICBUF空。



IIC 控制寄存器 IICCON

0XC4	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IICCON	IICWCOL	IICOV	IICEN	IICCKP	IICTOS[1:0]		IICM1	IICM0
读写	R/W	R/W	R/W	R/W	R/W		R/W	R/W
复位值	0	0	0	0	0		0	0

Bit7 IICWCOL: 写冲突检测位。

主控模式: 1= 在I²C不满足开始发送数据的条件下,试图对IICBUF寄存器进行写操作。

0= 未发生冲突。

从动模式:

1= 正在发送前一个字时,又对IICBUF寄存器进行写操作(必须由软件清零)。

0= 未发生冲突。

Bit6 IICOV: 接收溢出指示位。(仅在从动接收模式下有限)

1= IICBUF寄存器仍保持前一数据时,又接收到一个新的字节。在发送模式下IICOV

位可为任意值(该位必须由软件清零)。

0= 没有溢出。

Bit5 IICEN: IIC使能位(必须正确配置这些引脚为输入)。

1= 使能IIC并将SDA和SCL引脚配置为串行端口引脚。

0= 禁止IIC并将这些引脚配置为I/O端口引脚。

Bit4 IICCKP: 时钟极性选择位。

在I²C从动模式下: SCK释放控制。

1 = 使能时钟。

0 = 保持时钟线为低电平(时钟延长)(用于确保数据建立时间)。

在I²C主控模式下: 在此模式下未使用。

Bit3~Bit2 IICTOS[1:0]: IIC从动模式超时选择

00= 禁止IIC从动超时功能;

01= 使能IIC从动超时功能,超时时间为16ms,超时后复位IIC模块; 10= 使能IIC从动超时功能,超时时间为32ms,超时后复位IIC模块;

11= 使能IIC从动超时功能,超时时间为64ms,超时后复位IIC模块;

Bit1~Bit0 IICM<1:0>: IIC模式选择位。

00= I²C主控模式, 时钟= Fsys/(4* (IICADD+4));

01= I²C从动模式,7位地址,不响应起始位和停止位中断; 10= I²C从动模式,7位地址,并允许起始位和停止位中断;

11= 允许操作IICMSK寄存器



IIC 控制寄存器 IICCON2

0xC5	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IICCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN
读写	R/W	R/W	R	R	R	R	R	R
复位值	0	0	0	0	0	0	0	0

Bit7 GCEN: 广播呼叫使能位(仅限I²C从动模式)。

1= 允许在IICSR中接收到广播呼叫地址(0000h)时产生中断。

0= 禁止广播呼叫地址。

Bit6 ACKSTAT: 应答状态位(仅限于I²C主控模式)。

在主控发送模式下:

1 = 未接收到来自从动器件的应答。

0 = 已接收到来自从动器件的应答。

Bit5 ACKDT: 应答数据位(仅限于I²C主控模式)。

在主控接收模式下: 用户在接收完成后发送的应答序列的值。

1 = 不应答。 0 = 应答。

Bit4 ACKEN: 应答序列使能位(仅限I²C主控模式)。

在主控接收模式下:

1 = 在SDA和SCL引脚启动应答序列,发送ACKDT数据位。由硬件自动清零。

0 = 应答序列空闲。

Bit3 RCEN: 接收使能位(仅限I²C主控模式)。

1= 使能I²C接收模式。

0= 接收空闲。

Bit2 PEN: 停止条件使能位(仅限于I²C主控模式)。

1 = 在SDA和SCL引脚启动停止条件。由硬件自动清零。

0 = 停止条件空闲。

Bit1 RSEN: 重复启动条件使能位(仅限I²C主控模式)。

1= 在SDA和SCL引脚启动重复启动条件。由硬件自动清零。

0= 重复启动条件空闲。

Bit0 SEN: 启动条件使能位。

在主控模式下:

1 = 在SDA和SCL引脚启动启动条件。由硬件自动清零。

0 = 启动条件空闲。

在从动模式下:

1 = 从发送和接收都会使能时钟延长(使能时钟延长)。

0 = 禁止时钟延长。

IICSEL: II 通讯接口配置寄存器

0xC2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
RCSTA0								IIC_SEL
R/W								R/W
复位值								0

Bit7~Bit1 未用。

Bit0 IIC_SEL: IIC通讯口选择位

1= SDA=P35,SCL=P21 0= SDA=P05,SCL=P04



12.3 主控模式

主控模式通过在检测到启动和停止条件时产生中断来工作。停止(P)位和起始(S)位在复位时或禁止 IIC 模块时清零。当 P 位置 1 时,可以取得 I^2C 总线的控制权;否则总线处于空闲状态,且 P 位和 S 位都为零。

在主控模式中, SCL 线由 IIC 硬件操纵, SDA 引脚必须被配置为输入。下列事件会使 IIC 中断标志位 IICIF 置 1 (如果允许 IIC 中断,则产生中断):

◆ 启动条件

- ◆ 停止条件
- ◆ 数据传输字节已发送/已接收
- ◆ 应答发送

◆ 重复启动条件

12.3.1 I²C 主控模式支持

通过将 IICCON 中相应的 IICM 位置 1 或清零并将 IICEN 位置 1 可使能主控模式。一旦使能主控模式,用户即可选择以下 6 项操作:

- 1. 在 SDA 和 SCL 上发出一个启动条件。
- 2. 在 SDA 和 SCL 上发出一个重复启动条件。
- 3. 写入 IICBUF 寄存器,开始数据/地址的发送。
- 4. 在 SDA 和 SCL 上产生停止条件。
- 5. 将 I²C 端口配置为接收数据。
- 6. 在接收到数据字节后产生应答条件。




图12-2: IIC框图(I²CTM主控模式)

注: 当配置为 I²C 主控模式时,IIC 模块不允许事件排队。例如,在启动条件结束前,不允许用户发出另一个启动条件并立即写 IICBUF 寄存器以发起传输。这种情况下,将不会写入 IICBUF,IICWCOL 位将被置 1,这表明没有发生对 IICBUF 的写操作。



12.3.1.1 I²C 主控模式操作

所有串行时钟脉冲和启动/ 停止条件均由主器件产生。停止条件或重复启动条件能结束传输。因为重复启动条件也是下一次串行传输的开始,因此不会释放 I²C 总线。在主控发送器模式下,串行数据通过 SDA 输出,而串行时钟由 SCL 输出。发送的第一个字节包括接收器件的地址(7 位)和读/ 写(R/W)位。在这种情况下,R/W 位将是逻辑 0。串行数据每次发送 8 位。每发送一个字节,会收到一个应答位。启动和停止条件的输出表明串行传输的开始和结束。

在主控接收模式下,发送的第一个字节包括发送器件的地址(7 位)和 R/W 位。在这种情况下,R/W 位将是逻辑 1。因此,发送的第一个字节是一个 7 位从器件地址,后面跟 1 表示接收。串行数据通过 SDA 接收,而串行时钟由 SCL 输出。每次接收 8 位串行数据。每接收到一个字节,都会发送一个应答位。启动和停止条件分别表明发送的开始和结束。

在 I²C 模式下,在 SPI 模式中使用的波特率发生器被用于将 SCL 时钟频率设置为 100KHz、400KHz 或 1MHz。波特率发生器的重载值位于 IICADD 寄存器的低 7 位。当发生对 IICBUF 的写操作时,波特率发生器 将自动开始计数。如果指定操作完成(即,发送的最后一个数据位后面跟着 ACK),内部时钟将自动停止计数,SCL 引脚将保持在其最后的状态。

下面是一个典型的发送事件序列:

- 用户通过将启动使能位 SEN (IICCON2 寄存器) 置 1 产生启动条件。
- IICIF 位置 1。在进行任何其他操作前,IIC 模块将等待所需的启动时间。
- 用户将从器件地址装入 IICBUF 进行发送。
- 地址从 SDA 引脚移出,直到发送完所有 8 位为止。
- · IIC 模块移入来自从器件的 ACK 位,并将它的值写入 IICCON2 寄存器的 ACKSTAT 位。
- IIC 模块在第9个时钟周期的末尾将 IICIF 位置1,产生一个中断。
- 用户将 8 位数据装入 IICBUF。
- 数据从 SDA 引脚移出,直到发送完所有 8 位为止。
- IIC 模块移入来自从器件的 ACK 位,并将它的值写入 IICCON2 寄存器的 ACKSTAT 位。
- IIC 模块在第 9 个时钟的末尾将 IICIF 位置 1,产生一个中断。
- 用户通过将停止使能位(PEN)位(IICCON2 寄存器)置 1 产生停止条件。
- 一旦停止条件完成,将产生一个中断。



12.3.2 波特率发生器

在 I²C 主控模式下,波特率发生器的重载值位于 IICADD 寄存器的低 7 位(图 12-3)。当装载了该值后,波特率发生器将自动开始计数并递减至 0,然后停止直到下次重载为止。BRG 的输入时钟为 F_{SYS} 的 2 分频。在 I²C 主控模式下,会自动重载 BRG。例如,在发生时钟仲裁时,BRG 将在 SCL 引脚采样到高电平时重载(图 12-4)。




图12-3: 波特率发生器框图




图12-4: 带有时钟仲裁的波特率发生器时序

www.mcu.com.cn 111 / 155 V0.1.0



12.3.3 I²C 主控模式发送

发送一个数据字节、一个 7 位地址,都可以直接通过写一个值到 IICBUF 寄存器来实现。该操作将使缓冲器满标志位 BF 置 1,并且波特率发生器开始计数,同时启动下一次发送。在 SCL 的下降沿有效后,地址/数据的每一位将被移出至 SDA 引脚。在一个波特率发生器计满返回计数周期(T_{BRG})内,SCL 保持低电平。数据应该在 SCL 释放为高电平前保持有效。当 SCL 引脚被释放为高电平时,它将在整个 T_{BRG} 中保持高电平状态。在此期间以及下一个 SCL 下降沿之后的一段时间内,SDA 引脚上的数据必须保持稳定。在第8 位被移出(第8个时钟周期的下降沿)之后,BF 标志位清零,同时主器件释放 SDA。

此时如果发生地址匹配或是数据被正确接收,被寻址的从器件将在第 9 位的时间以一个 ACK 位响应。ACK 的状态在第 9 个时钟周期的下降沿写入 ACKDT 位。主器件接收到应答之后,应答状态位 ACKSTAT 会被清零;如果未收到应答,则该位被置 1。第 9 个时钟之后,IICIF 位会置 1,主控时钟(波特率发生器)暂停,直到下一个数据字节装入 IICBUF 为止,SCL 引脚保持低电平,SDA 保持不变。

在写 IICBUF 之后,地址的每一位在 SCL 的下降沿被移出,直至地址的所有 7 位和 R/W 位都被移出为止。在第 8 个时钟的下降沿,主器件将 SDA 引脚拉为高电平,以允许从器件发出应答响应。在第 9 个时钟的下降沿,主器件通过采样 SDA 引脚来判断地址是否被从器件识别。ACK 位的状态被装入 ACKSTAT 状态位(IICCON2 寄存器)。在发送地址的第 9 个时钟下降沿之后,IICIF 置 1,BF 标志位清零,波特率发生器关闭直到下一次写 IICBUF,且 SCL 引脚保持低电平,允许 SDA 引脚悬空。

12.3.3.1 BF 状态标志

在发送模式下, BF 位(IICSTAT 寄存器) 在 CPU 写 IICBUF 时置 1, 在所有 8 位数据移出后清零。

12.3.3.2 IICWCOL 状态标志位

如果用户在发送过程中(即,IICSR 仍在移出数据字节时)写 IICBUF,则 IICWCOL 置 1 且缓冲器的内容保持不变(未发生写操作)。IICWCOL 必须由软件清零。

12.3.3.3 ACKSTAT 状态标志

在发送模式下,当从器件发送应答响应(ACK=0)时,ACKSTAT 位(IICCON2 寄存器)清零;当从器件没有应答(ACK=1)时,该位置 1。从器件在识别出其地址(包括广播呼叫地址)或正确接收数据后,会发送一个应答。



12.3.4 I²C 主控模式接收

通过编程接收使能位 RCEN(IICCON2 寄存器)使能主控模式接收。波特率发生器开始计数,每次计满返回时,SCL 引脚的状态都发生改变(由高变低或由低变高),且数据被移入 IICSR。第 8 个时钟的下降沿之后,接收使能标志位自动清零,IICSR 的内容装入 IICBUF,BF 标志位置 1,IICIF 标志位置 1,波特率发生器暂停计数,SCL 保持为低电平。此时 IIC 处于空闲状态,等待下一条命令。当 CPU 读缓冲器时,BF 标志位将自动清零。通过将应答序列使能位 ACKEN (IICCON2 寄存器)置 1,用户可以在接收结束后发送应答位。

12.3.4.1 BF 状态标志

接收时, 当将地址或数据字节从 IICSR 装入 IICBUF 时, BF 位置 1; 在读 IICBUF 寄存器时 BF 位清零。

12.3.4.2 IICWCOL 状态标志

如果用户在接收过程中(即 IICSR 仍在移入数据字节时)写 IICBUF,则 IICWCOL 位置 1,缓冲器内容不变(未发生写操作)。




图12-5: I²CTM主控模式发送时序

www.mcu.com.cn 113 / 155 V0.1.0






图12-6: I²CTM主控模式接收时序



12.3.5 I²C 主控模式启动条件时序

要发起启动条件,用户应将 IICCON2 寄存器的启动条件使能位 SEN 置 1。当 SDA 和 SCL 引脚都采样为高电平时,波特率发生器重新装入 IICADD<6:0>的内容并开始计数。当波特率发生器发生超时(T_{BRG})时,如果 SCL 和 SDA 都采样为高电平,则 SDA 引脚被驱动为低电平。当 SCL 为高电平时,将 SDA 驱动为低电平就是启动条件,将使 S 位(IICSTAT 寄存器)置 1。随后波特率发生器重新装入 IICADD<6:0>的内容并恢复计数。当波特率发生器超时(T_{BRG})时,IICCON2 寄存器的 SEN 位将自动被硬件清零。波特率发生器暂停工作,SDA 线保持低电平,启动条件结束。




图12-7:第一个启动位时序

12.3.5.1 IICWCOL 状态标志

当启动序列进行时,如果用户写 IICBUF,则 IICWCOL 被置 1,同时缓冲器内容不变(未发生写操作)。

注:由于不允许事件排队,在启动条件结束之前,不能对IICCON2的低5位进行写操作。

www.mcu.com.cn 115 / 155 V0.1.0



12.3.6 I²C 主控模式重复启动条件时序

将 RSEN 位(IICCON2 寄存器)编程为高电平,并且 I²C 逻辑模块处于空闲状态时,就会产生重复启动条件。当 RSEN 位置 1 时,SCL 引脚被拉为低电平。当 SCL 引脚采样为低电平时,波特率发生器装入 IICADD<6:0>的内容,并开始计数。在一个波特率发生器计数周期(T_{BRG})内 SDA 引脚被释放(其引脚电平被拉高)。当波特率发生器超时时,如果 SDA 采样为高电平,SCL 引脚将被拉高。当 SCL 引脚采样为高电平时,波特率发生器将被重新装入 IICADD<6:0>的内容并开始计数。SDA 和 SCL 必须在一个计数周期 T_{BRG} 内采样为高电平。随后将 SDA 引脚拉为低电平(SDA = 0)并保持一个计数周期 T_{BRG},同时 SCL 为高电平。然后 RSEN 位(IICCON2 寄存器)将自动清零,波特率发生器不会重载,SDA 引脚保持低电平。一旦在 SDA和 SCL 引脚上检测到启动条件,S 位(IICSTAT 寄存器)将被置 1。直到波特率发生器超时后,IICIF 位才会置 1。

一旦 IICIF 位被置 1,用户便可以将 7 位地址写入 IICBUF。当发送完第一个 8 位并接收到一个 ACK 后,用户可以发送 8 位数据。




图12-8: 重复启动条件时序波形

12.3.6.1 IICWCOL 状态标志

当重复启动序列进行时,如果用户写 IICBUF,则 IICWCOL 被置 1,同时缓冲器内容不变(未发生写操作)。

注:由于不允许事件排队,在重复启动条件结束之前,不能对IICCON2的低5位进行写操作。

www.mcu.com.cn 116 / 155 V0.1.0



12.3.7 应答序列时序

将应答序列使能位 ACKEN(IICCON2 寄存器)置 1 即可使能应答序列。当该位被置 1 时,SCL 引脚被拉低,应答数据位的内容出现在 SDA 引脚上。如果用户希望产生一个应答,则应该将 ACKDT 位清零;否则,用户应该在应答序列开始前将 ACKDT 位置 1。然后波特率发生器进行一个计满返回周期(T_{BRG})的计数,随后 SCL 引脚电平被拉高。当 SCL 引脚采样为高电平时(时钟仲裁),波特率发生器再进行一个 T_{BRG} 周期的计数。然后 SCL 引脚被拉低。在这之后,ACKEN 位自动清零,波特率发生器关闭,IIC 模块进入空闲模式。




图 12-9: 应答序列时序波形

注: TBRG=一个波特率发生器周期。

12.3.7.1 IICWCOL 状态标志位

如果用户在应答序列正在进行时写 IICBUF, IICWCOL 将被置 1 且缓冲器的内容保持不变(未发生写操作)。

www.mcu.com.cn 117 / 155 V0.1.0



12.3.8 停止条件序列

在接收/发送结束时,通过置 1 停止序列的使能位,PEN(IICCON2 寄存器),SDA 引脚将产生一个停止位。在接收/发送结束时,SCL 引脚在第 9 个时钟的下降沿后保持低电平。当 PEN 位置 1 时,主控器件将 SDA 置为低电平。当 SDA 线采样为低电平时,波特率发生器被重新装入值并递减计数至 0。波特率发生器发生超时时,SCL 引脚被拉到高电平,且一个 T_{BRG}(波特率发生器计满回零)后,SDA 引脚被重新拉到高电平。当 SDA 引脚采样为高电平且 SCL 也是高电平时,P 位(IICSTAT 寄存器)置 1。一个 T_{BRG} 周期后,PEN 位清零且 IICIF 位置 1。

12.3.8.1 IICWCOL 状态标志

如果用户在停止序列进行过程中试图写 IICBUF,则 IICWCOL 位将置 1,缓冲器的内容不会改变(未发生写操作)。




图 12-10: 停止条件接收或发送模式

注: TBRG=一个波特率发生器周期。

www.mcu.com.cn 118 / 155 V0.1.0



12.3.9 时钟仲裁

如果在任何接收、发送或重复启动/停止条件期间,主器件拉高了 SCL 引脚(允许 SCL 引脚悬空为高电平),就会发生时钟仲裁。如果允许 SCL 引脚悬空为高电平,波特率发生器(BRG)将暂停计数,直到实际采样到 SCL 引脚为高电平为止。当 SCL 引脚采样为高电平时,波特率发生器中将被重新装入 IICADD<6:0>的内容并开始计数。这可以保证当外部器件将时钟拉低时,SCL 始终保持至少一个 BRG 计满返回周期的高电平。




图 12-11: 主控发送模式下的时钟仲裁时序

12.3.10 多主机模式

在多主机模式下,通过在检测到启动和停止条件时产生中断可以确定总线何时空闲。停止(P)位和启动(S)位在复位时或禁止IIC模块时清零。当P位置1时,可以取得I²C总线的控制权;否则总线处于空闲状态,且P位和S位清零。当总线忙时,如果出现停止条件,则将产生中断(若允许IIC中断)。

在多主机模式下工作时,必须监视 SDA 线来进行仲裁,查看信号电平是否为期望的输出电平。此检查由硬件完成,其结果放在 BCLIF 位。

在以下状态下仲裁可能失败:

- ◆ 地址传输
- 启动条件
- ◆ 应答条件

- ◆ 数据传输
- ◆ 重复启动条件



12.3.11 多主机通信、总线冲突与总线仲裁

多主机模式是通过总线仲裁来支持的。当主器件将地址/数据位输出到 SDA 引脚时,如果一个主器件通过将 SDA 引脚悬空为高电平以在 SDA 上输出 1,而另一个主器件输出 0,就会发生总线仲裁。如果 SDA 引脚上期望的数据是 1,而实际在 SDA 引脚上采样到的数据是 0,则发生了总线冲突。主器件将把总线冲突中断标志位 BCLIF 置 1,并将 I²C 端口复位到空闲状态。

如果在发送过程中发生总线冲突,则发送停止,BF标志位清零,SDA和SCL线被拉高,并且允许对IICBUF进行写操作。当执行完总线冲突中断服务程序后,如果I²C总线空闲,用户可通过发出启动条件恢复通信。如果在启动、重复启动、停止或应答条件的进行过程中发生总线冲突,则该条件被中止,SDA和SCL线被拉高,IICCON2寄存器中的对应控制位清零。当执行完总线冲突中断服务程序后,如果I²C总线空闲,用户可通过发出启动条件恢复通信。主器件将继续监视SDA和SCL引脚。如果出现停止条件,IICIF位将被置1。无论发生总线冲突时发送的进度如何,写IICBUF都会从第一个数据位开始发送数据。

在多主机模式下,通过在检测到启动和停止条件时产生中断可以确定总线何时空闲。P 位置 1 时,可以获取 I^2C 总线的控制权,否则总线空闲且 S 和 P 位清零。

12.4 从动模式

在从动模式下, SCL 引脚和 SDA 引脚必须被配置为输入。需要时(如从发送器)IIC 模块将用输出数据 改写输入状态。

当地址匹配时或在地址匹配后传输的数据被接收时,硬件会自动产生一个应答(ACK)脉冲,并把当时 IICSR 寄存器中接收到的数据装入 IICBUF 寄存器。

只要满足下列条件之一, IIC 模块就不会产生此 ACK 脉冲:

- 缓冲器满标志位 BF(IICCON 寄存器) 在接收到传输的数据前置 1。
- 在接收到传输的数据之前,溢出标志位 IICOV(IICCON 寄存器)已被置 1。

在这种情况下, IICSR 寄存器的值不会载入 IICBUF, 但是 PIR1 寄存器的 IICIF 位会置 1。BF 位是通过读取 IICBUF 寄存器清零的, 而 IICOV 位是通过软件清零的。

为确保正常工作, SCL 时钟输入必须满足最小高电平时间和最小低电平时间要求。



12.4.1 寻址

一旦使能了 IIC 模块,它就会等待启动条件产生。在启动条件出现后,8 位数据被移入 IICSR 寄存器。在时钟(SCL)线的上升沿采样所有的输入位。寄存器 IICSR<7:1>的值会和 IICADD 寄存器的值比较,该比较是在第 8 个时钟脉冲(SCL)的下降沿进行的。如果地址匹配,并且 BF 位和 IICOV 位为零,会发生下列事件:

- ◆ IICSR 寄存器的值被装入 IICBUF 寄存器。
- ◆ 缓冲器满标志位 BF 置 1。
- ◆ 产生 ACK 脉冲。
- ◆ 在第 9 个 SCL 脉冲的下降沿, PIR1 寄存器的 IIC 中断标志位 IICIF 置 1(如果允许中断则产生中断)。

12.4.2 接收

当地址字节的 R/W 位清零并发生地址匹配时, IICSTAT 寄存器的 R/W 位清零。接收到的地址被装入 IICBUF 寄存器。

当存在地址字节溢出条件时,则不会产生应答脉冲(ACK)。溢出条件是指 BF 位(IICSTAT 寄存器) 置 1, 或者 IICOV 位(IICCON 寄存器) 置 1。每个数据传输字节都会产生一个 IIC 中断。必须用软件将 PIR1 寄存器的中断标志位 IICIF 清零。IICSTAT 寄存器用于确定该字节的状态。



12.4.3 发送

当接收的地址字节的 R/W 位置 1 并发生地址匹配时,IICSTAT 寄存器的 R/W 位置 1。接收到的地址被装入 IICBUF 寄存器。ACK 脉冲在第 9 位上发送,同时 SDA 引脚保持低电平。传输的数据必须装入 IICBUF 寄存器,同时也被装入 IICSR 寄存器。随后应通过将 IICCKP 位(IICCON 寄存器)置 1 使能 SCL 引脚。在发送另一个时钟脉冲前,主控器件必须监视 SCL 引脚。从动器件可以通过延长时钟,暂停与主控器件的数据传输。8 个数据位在 SCL 输入的下降沿移出。这可确保在 SCL 为高电平期间 SDA 信号是有效的。

每个数据传输字节都会产生一个 IIC 中断。IICIF 标志位必须由软件清零,IICSTAT 寄存器用于确定字节的状态。IICIF 位在第 9 个时钟脉冲的下降沿被置 1。来自主接收器的 ACK 脉冲将在 SCL 输入第 9 个脉冲的上升沿锁存。如果 SDA 线为高电平(无 ACK),那么表示数据传输已完成。在这种情况下,如果从器件锁存了 ACK,将复位从动逻辑(复位 IICSTAT 寄存器),同时从器件监视下一个起始位的出现。如果 SDA 线为低电平(ACK),则必须将接下去要发送的数据装入 IICBUF 寄存器,这也将装载 IICSR 寄存器。应将 IICCKP置 1 使能 SCL。




图 12-12: I²CTM 从动模式接收时序




图 12-13: I²CTM 从动模式发送时序



12.4.4 I2C 屏蔽寄存器

在 I²C 从动模式下, IIC 屏蔽 (IICMSK) 寄存器用于在地址比较操作下屏蔽 IICSR 寄存器中的值。IICMSK 寄存器中某位为 0 会使 IICSR 寄存器中相应的位成为 "无关位"。

此寄存器在任何复位条件发生时均复位为全 1,因此,在写入屏蔽值前,它对标准 IIC 操作没有影响。必须在通过设置 IICM<3:0>位以选择 I²C 从动模式之前对此寄存器进行初始化。只有通过 IICCON 的 IICM<3:0>位选择了适当的模式后才可访问此寄存器。

IIC 屏蔽寄存器在以下情况下有效:

- 7 位地址模式: 与 A<7:1>进行地址比较。

IIC 屏蔽在接收到地址的第一个(高)字节期间无效。

IICMSK: IIC 屏蔽寄存器 (1)

0xC6	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IICMSK	MSK7	MSK6	MSK5	MSK4	MSK3	MSK2	MSK1	
读写	R/W							
复位值	1	1	1	1	1	1	1	

Bit7~Bit1 MSK<7:1>: 屏蔽位。

1= 接收到的地址的Bit n 与IICADD<n>比较以检测I²C的地址匹配情况。

0= 接收到的地址的Bit n 不用于检测I²C的地址匹配情况。

Bit 0 未用

注:

- 1) 当IICCON位IICM<3:0> = 1001时,任何对IICADD地址的读或写操作都通过IICMSK寄存进行。
- 2) 在所有其他 IIC 模式下, 此位无效。

12.4.5 I2C 从动超时保护

在从动模式下,可以开启超时保护功能。超时计数器在地址匹配后开始起作用,在 SCL 下降沿清零,当下一个 SCL 下降沿来的时候,若计数时钟超过 IICTOS 设定的时间,则触发超时保护功能,此时自动复位 IIC 从动接收模块,总线恢复空闲状态,同时 IICTOF 标志位置 1(通过软件清零)。



12.5 休眠模式下的操作

在休眠模式下, I²C 模块无法使用。

12.6 复位的影响

复位会禁止 I²C 模块并终止当前的传输。



13. 捕捉模块(CCP)

芯片包含 1 个捕捉模块。

捕捉模块是允许用户定时和控制不同事件的外设。在捕捉模式下,该外设能对事件的持续时间计时。捕捉模式允许用户在预先确定的定时时间结束后触发一个外部事件。

当 CCP 用在捕捉模式下,需要用到定时器 TIMER1。

CCP 控制寄存器 CCPCON

0xA2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CCPCON	CCPEN		CCPIO_	SEL<3:0>		CCPM1	CCPM0	
R/W	R/W	R/W	R/W	R/W		R/W	R/W	
复位值	0	0	0	0	0		0	0

Bit7 CCPEN: 捕捉模块使能位

1= CCP模块使能 0= 禁止CCP使能

Bit6~Bit3 CCPIO_SEL<3:0>: 捕捉模块输入引脚控制位

0000= CCP0作为捕捉输入引脚 0001= CCP1作为捕捉输入引脚 0010= CCP2作为捕捉输入引脚

...

1000= CCP8作为捕捉输入引脚

Bit2 未用。

Bit1~Bit0 CCPM<1:0>: CCP模式选择位

00= 捕捉模式,在每个下降沿发生捕捉 01= 捕捉模式,在每个上升沿发生捕捉 10= 捕捉模式,每4个上升沿发生捕捉 11= 捕捉模式,每16个上升沿发生捕捉



13.1 捕捉模式

在捕捉模式下,当对应的 CCPx 引脚发生事件时, CCPRH:CCPRL 这对寄存器捕捉 TMR1 寄存器的 16 位值。触发捕捉的事件可被定义为以下四者之一,并且由 CCPCON 寄存器中的 CCPM<1:0>位配置:

- ◆ 每个下降沿;
- ◆ 每个上升沿;
- ◆ 每4个上升沿;
- ◆ 每 16 个上升沿。

通过模式选择位 CCPM1:CCPM0(CCPCON<1:0>)选择事件类型。当一个捕捉发生时,中断请求标志位 PIR2 寄存器中的 CCPIF 置 1;它必须用软件清零。如果在 CCPRH 和 CCPRL 这对寄存器中的值被读取之前发生另一次捕捉,那么之前捕捉的值将被新捕捉的值覆盖(见图 14-1)。




图13-1: 捕捉模式工作框图

13.2 CCP 引脚配置

在捕捉模式下,应通过将对应的 TRIS 控制位置 0 来将相应的 CCPx 引脚配置为输入。

注:如果 CCPx 引脚被配置为输出,对该端口的写操作可能引发一个捕捉事件。

13.3 TIMER1 模式选择

TIMER1 必须运行在定时器模式或同步计数器模式下 CCP 模块才能使用捕捉功能。在异步计数器模式下无法进行捕捉操作。

13.4 软件中断

当捕捉模式改变时,可能会产生错误的捕捉中断。用户应该保持 PIE2 寄存器中的 CCPIE 中断允许位清零以避免产生误中断。在操作模式发生任何改变之后也应清零 PIR2 寄存器中的中断标志位 CCPIF。

www.mcu.com.cn 126 / 155 V0.1.0



13.5 CCP 预分频器

CCPCON 寄存器中的 CCPM<1:0>位指定了 4 种预分频器设置,每当关闭 CCP 模块或禁止捕捉模式时,就会清零预分频器计数器。这意味着任何复位都将清零预分频计数器。

从一种捕捉预分频比切换到另一种捕捉预分频比不会将预分频计数器清零,但可能会产生误中断。要避免出现这种不期望的操作,应在改变预分频比前通过将 CCPCON 寄存器清零关闭该模块。



14. PWM 模块

芯片包含一个 10 位 PWM 模块,可配置为 4 路共用周期、独立占空比的输出+1 路独立输出,或 2 组互补输出+1 路独立输出。

可通过寄存器选择 PWM 输出为 RB0-RB4 或 RC3-RC7。其中, PWM0/PWM1, PWM2/PWM3 可配置成带互补的正反向输出。

14.1 引脚配置

应通过将对应的 PxTRIS 控制位置 0 来将相应的 PWM 引脚配置为输出。

14.2 相关寄存器说明

PWM 控制寄存器 PWMCON0

0XF007	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMCON0		CLKDIV[2:0]		PWM4EN	PWM3EN	PWM2EN	PWM1EN	PWM0EN
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit7~Bit5 CLKDIV[2:0]: PWM时钟分频

111= Fsys /128

110= Fsys /64

101= Fsys /32

100= Fsys /16

011= Fsys /8

010= Fsys /4

001= Fsys /2

000= 保留

Bit4~Bit0 PWMxEN: PWMx使能位

1= 使能PWMx

0= 禁止PWMx

www.mcu.com.cn 128 / 155 V0.1.0



PWM 控制寄存器 PWMCON1

0XF008	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMCON1		PWMIO_SEL	PWM2DTEN	PWM0DTEN			DT_C	DIV[1:0]
R/W		R/W	R/W	R/W			R/W	R/W
复位值		0	0	0			0	0

Bit7 未用

Bit6 PWMIO SEL: PWM IO选择

1= PWM分配在B组, PWM0-RC3,PWM1-RC4,PWM2-RC5,PWM3-RC6,PWM4-RC7

0= PWM分配在A组, PWM0-RB0,PWM1-RB1,PWM2-RB2,PWM3-RB3,PWM4-RB4

Bit5 PWM2DTEN: PWM2死区使能位

1= 使能PWM2死区功能,PWM2和PWM3组成一对互补输出

0= 禁止PWM2死区功能

Bit4 PWM0DTEN: PWM0死区使能位

1= 使能PWM0死区功能, PWM0和PWM1组成一对互补输出

0= 禁止PWM0死区功能

Bit3~Bit2 未用

Bit1~Bit0 DT_DIV[1:0] 死区时钟源分频

11= F_{HSI} /8 10= F_{HSI} /4 01= F_{HSI} /2 00= F_{HSI} /1

PWM 控制寄存器 PWMCON2

0XF009	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMCON2				PWM4DIR	PWM3DIR	PWM2DIR	PWM1DIR	PWM0DIR
R/W				R/W	R/W	R/W	R/W	R/W
复位值				0	0	0	0	0

Bit7~Bit5 未用

Bit4~Bit0 PWMxDIR PWM输出取反控制位

1= PWMx取反输出 0= PWMx正常输出

PWM4 周期低位寄存器 PWM4TL

0XF00A	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
PWM4TL		PWM4T[7:0]								
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
复位值	0	0	0	0	0	0	0	0		

Bit7~Bit0 PWM4T[7:0]: PWM4周期低8位

PWM0~PWM3 周期低位寄存器 PWMTL

0XF00B	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
PWMTL		PWMT[7:0]								
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
复位值	0	0	0	0	0	0	0	0		

Bit7~Bit0 PWMT[7:0]: PWM0~PWM3周期低8位



周期高位寄存器 PWMTH

0XF00C	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMTH			PWMD4[9:8]		PWM4T[9:8]		PWMT[9:8]	
R/W			R/W	R/W	R/W	R/W	R/W	R/W
复位值			0	0	0	0	0	0

Bit7~Bit6 未用

Bit5~Bit4 PWMD4[9:8]: PWM4占空比高2位 Bit3~Bit2 PWM4T[9:8]: PWM4周期高2位

Bit1~Bit0 PWMT[9:8]: PWM0~PWM3周期高2位

注:写入 PWMD4[9:8]并不能立即生效,需有写入 PWMD4L 操作后才能生效。

PWM0 占空比低位寄存器 PWMD0L

0XF000	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
PWMD0L		PWMD0[7:0]								
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
复位值	0	0	0	0	0	0	0	0		

Bit7~Bit0 PWMD0[7:0]: PWM0占空比低8位

PWM1 占空比低位寄存器 PWMD1L

0XF001	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0			
PWMD1L		PWMD1[7:0]									
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
复位值	0	0	0	0	0	0	0	0			

Bit7~Bit0 PWMD1[7:0]: PWM1占空比低8位

PWM2 占空比低位寄存器 PWMD2L

0XF002	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0		
PWMD2L		PWMD2[7:0]								
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
复位值	0	0	0	0	0	0	0	0		

Bit7~Bit0 PWMD2[7:0]: PWM2占空比低8位



PWM3 占空比低位寄存器 PWMD3L

0XF003	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0			
PWMD3L		PWMD3[7:0]									
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W			
复位值	0	0	0	0	0	0	0	0			

Bit7~Bit0 PWMD3[7:0]: PWM3占空比低8位

PWM4 占空比低位寄存器 PWMD4L

0XF004	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
PWMD4L		PWMD4[7:0]							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
复位值	0	0	0	0	0	0	0	0	

Bit7~Bit0 PWMD4[7:0]: PWM4占空比低8位

PWM0 和 PWM1 占空比高位寄存器 PWMD01H

0XF005	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMD01H			PWMI	D1[9:8]			PWMD	0[9:8]
R/W			R/W				R/W	R/W
复位值			0				0	0

Bit7~Bit6 未用

Bit5~Bit4 PWMD1[9:8]: PWM1占空比高2位

Bit3~Bit2 未用

Bit1~Bit0 PWMD0[9:8]: PWM0占空比高2位

注:写入 PWMD1[9:8]并不能立即生效,需有写入 PWMD1L 操作后才能生效。 写入 PWMD0[9:8]并不能立即生效,需有写入 PWMD0L 操作后才能生效。

PWM2 和 PWM3 占空比高位寄存器 PWMD23H

0XF006	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMD23H			PWMI	D3[9:8]			PWMD	2[9:8]
R/W			R/W				R/W	R/W
复位值			0				0	0

Bit7~Bit6 未用

Bit5~Bit4 PWMD3[9:8]: PWM3占空比高2位

Bit3~Bit2 未用

Bit1~Bit0 PWMD2[9:8]: PWM2占空比高2位

注:写入 PWMD3[9:8]并不能立即生效,需有写入 PWMD3L 操作后才能生效。写入 PWMD2[9:8]并不能立即生效,需有写入 PWMD2L 操作后才能生效。



PWM0 和 PWM1 死区时间寄存器 PWM01DT

0XF00D	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
PWM01DT				PWM01DT[5:0]					
R/W			R/W	R/W	R/W	R/W	R/W	R/W	
复位值			0	0	0	0	0	0	

Bit7~Bit6 未用

Bit5~Bit0 PWM01DT[5:0]: PWM0和PWM1死区时间

PWM2 和 PWM3 死区时间寄存器 PWM23DT

0XF00E	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
PWM23DT			PWM23DT[5:0]						
R/W			R/W	R/W	R/W	R/W	R/W	R/W	
复位值			0	0	0	0	0	0	

Bit7~Bit6 未用

Bit5~Bit0 PWM23DT[5:0]: PWM2和PWM3死区时间



14.3 PWM 寄存器写操作顺序

由于 10 位 PWM 占空比数值分配在两个寄存器中,在修改占空比时,程序总是先后修改这两个寄存器,为了保证占空比数值的正确性,芯片内部设计了缓存加载功能。操作 10 位占空比数值需严格按照以下顺序进行:

- 1) 写高 2 位数值,此时高 2 位数值只是写入内部的缓存;
- 2) 写低 8 位数值,此时完整的 10 位占空比数值被锁存。

14.4 PWM 周期

PWM 周期是通过写 PWMTH 和 PWMTL 寄存器来指定的。

公式 1: PWM 周期计算公式:

PWM 周期=[PWMT+1]*Tosc*(CLKDIV 分频值)

注: Tosc=1/Fsys

当 PWM 周期计数器等于 PWMT 时,在下一个递增计数周期中会发生以下 5 个事件:

- ◆ PWM 周期计数器被清零;
- ◆ PWMx 引脚被置 1;
- ◆ PWM 新周期值被锁存;
- ◆ PWM 新占空比值被锁存;
- ◆ 产生 PWM 中断标志位:

14.5 PWM 占空比

可通过将一个 10 位值写入以下多个寄存器来指定 PWM 占空比: PWMDxL、PWMDxxH。

可以在任何时候写入 PWMDxL 和 PWMDxxH 寄存器,但直到 PWM 周期计数器等于 PWMT(即周期结束)时,占空比的值才被更新到内部锁存器中。

公式 2: 脉冲宽度计算公式:

脉冲宽度 = (PWMDx[9:0]+1)*Tosc*(CLKDIV 分频值)

公式3: PWM占空比计算公式:

PWM 周期和 PWM 占空比在芯片内部都有双重缓冲。这种双重缓冲结构极其重要,可以避免在 PWM 操作过程中产生毛刺。

14.6 系统时钟频率的改变

PWM 频率与芯片系统时钟频率有关,系统时钟频率发生任何改变会影响 PWM 频率。



14.7 可编程的死区延时模式

可以通过设置 PWMxDT EN 使能互补输出模式,使能互补输出后自动使能死区延时功能。




图14-1: PWM死区延时输出示例

死区时间计算公式为:

td=(PWMxxDT[5:0]+1)*Tosc*(DT_DIV 分频值)

14.8 PWM 设置

使用 PWM 模块时应该执行以下步骤:

- 1. 设置 PWMIO SEL 控制位,选择 PWM 输出 IO 口;
- 2. 通过将相应的 TRIS 位清零, 使之成为输入引脚;
- 3. 通过装载 PWMTH, PWMTL 寄存器设置 PWM 周期;
- 4. 通过装载 PWMDxxH, PWMDxL 寄存器设置 PWM 占空比;
- 5. 若需要使用互补输出模式,需设置 PWMCON1[6:5]位,并装载 PWMxxDT 寄存器设置死区时间;
- 6. 清零 PWMIF 标志位;
- 7. 设置 PWMCN0[4:0]位以使能相应 PWM 输出;
- 8. 在新的 PWM 周期开始后, 使能 PWM 输出:
 - 等待 PWMIF 位置 1;
 - 通过将相应的 TRIS 位置 1, 使能 PWM 引脚输出驱动器。



15. Flash 存储器

15.1 概述

该系列中器件具有 8K 字节的程序存储器,地址范围从 000h 到 1FFFh,在所有地址范围内都是可读写的;注意的是读写程序存储器时,是按字读写的,实际地址寄存器要设置的范围为 000h 到 FFFh,也就是说每次读写 2 个字节数据。器件具有 128 字的非易失性数据存储器,地址范围为 00h 到 FFh,在所有地址范围内都是可读写的。

这些存储器并不直接映射到寄存器空间,而是通过特殊功能寄存器(SFR)对其进行间接寻址。以下 SFR 寄存器用于访问这些存储器空间:

- **♦** EECON1
- ◆ EECON2
- **♦** EECON3
- ◆ EEDAT
- **♦** EEDATH
- ◆ EEADR
- **♦** EEADRH

存储器支持字读写,字写操作可自动擦除目标单元并写入新数据;存储器还支持页操作(擦除/烧写),在使用页操作改写存储器数据时,需要先将目标页擦除,再对目标页进行页烧写。写入时间由片上定时器控制。写入和擦除电压是由片上电荷泵产生的,此电荷泵额定工作在器件的电压范围内,用于进行字操作或页操作。当器件受代码保护时,CPU 仍可继续读写存储器,器件编程器将不能再访问存储器。

注:程序 EEPROM 正常写电压范围为 2.5V~5.5V,写电流为 6mA@VDD=5V.

www.mcu.com.cn 135 / 155 V0.1.0



15.2 相关寄存器

15.2.1 Flash 存储器控制寄存器

Flash 存储器控制寄存器 EECON1

0xFD	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EECON1	EEPGD[1]	EEPGD[0]		SERIOK	WRERR	WREN	WR	RD
R/W	R/W	R/W		R	R/W	R/W	R/W1	R/W1
复位值	0	0		0	Χ	0	0	0

EEPGD[1:0] 程序/数据存储器选择位, Bit7~ Bit6 1x= 操作程序存储器 01= 操作UID区域,只可读操作(烧写和擦除无效) 00= 操作数据存储器 Bit5 未用 Bit4 SERIOK: 存储器修改操作使能序列匹配状态位 1: 匹配 0: 未匹配(对存储器的修改操作均无法启动(WR/HVPLEN/START)) Bit3 WRERR: 写错误标志位; 1= 写操作出错(正常工作期间的任何WDT复位或欠压复位) 0= 写操作完成 WREN: 写使能位 Bit2 1= 允许写周期 0= 禁止写入存储器 Bit1 WR: 写控制位 启动写周期(写操作一旦完成由硬件清零该位,用软件只能将WR位置1,但不能清零); 0= 写周期完成 Bit0 RD: 读控制位 1= 启动存储器读操作(由硬件清零RD,用软件只能将RD位置1,但不能清零)

0= 不启动存储器读操作

EECON1 控制位 EEPGD[1:0]决定访问的是程序存储器,UID 还是数据存储器。EEPGD[1:0]=00 时,任何后续操作都将针对数据存储器进行。EEPGD[1:0]=01 时,任何后续操作都将针对 UID 区域进行。EEPGD[1:0]=1x 时,任何后续操作都将针对程序存储器进行。

EECON1 控制位 RD 和 WR 分别启动字读和字写。用软件只能将这些位置 1 而无法清零。在读或写操作完成后,由硬件将它们清零。

EECON1 控制位 WREN 置 1 时,允许对存储器执行写操作。上电时,WREN 位被清零。当正常的写入操作被 LVR 复位,WRERR 位会置 1。在这些情况下,复位后用户可以检查 WRERR 位并重写相应的单元。



Flash 存储器控制寄存器 EECON2

0xFE	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
EECON2		SERI[7:0]							
R/W	W	W	W	W	W	W	W	W	
复位值	0	0	0	0	0	0	0	0	

Bit7~ Bit0 SERI[7:0]: MTP修改操作使能序列

选择数据存储器时,先写0x55,再写0xaa: 使能数据存储器修改操作(写入WR/START均有效) 选择程序存储器时,先写0x69,再写0x96: 使能程序存储器修改操作(写入WR/START均有效) 写入其余值: 禁止存储器修改操作(写入WR/START均无效)

EECON2 不是物理寄存器, 读 EECON2 得到的是全 0。该寄存器在需要修改目标存储器数据时使用, 需要按访问的存储器类型写入特定序列; 可通过 EECON1 的标志位 SERIOK 读取当前序列匹配状态。

Flash 存储器控制寄存器 EECON3

0xFF	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EECON3		-	PAGE_MODE	START	HVPLEN		OP[1]	OP[0]
R/W	R/W	R/W	R/W	R/W	R/W		R/W	R/W
复位值	0	0	0	0	0		0	0

Bit7~Bit6 未用。

Bit5 PAGE_MODE: 页操作模式控制位

1= 使能页操作模式 0= 禁止页操作模式

Bit4 START: 启动 ERASE/PROG 操作

1= 启动

0= 停止;硬件自动清零,结束 ERASE/PROG 操作

Bit3 HVPLEN: 写缓存使能

1= 使能写缓存,使能后会有以下动作

1. HVPLEN从0->1时,硬件会自动清除缓存,并使能硬件计数器;

2. 由硬件计数器控制缓存地址(16个缓存地址0~f)

3. 写EEDAT寄存器时,数据更新至缓存,后硬件计数器加1

0= 禁止写缓存

Bit2 未用

Bit1~Bit0 OP[1:0]: 操作选择位

11= 未用 10= ERASE 01= PROG

00= 未用

EECON3 控制位 HVPLEN 控制页缓存使能,使能时硬件将自动清除存储器缓存并使能内部硬件计数器。 此时写 EEDAT 寄存器会将 EEDATH 和 EEDAT 的数据更新至硬件计数器对应地址的缓存空间,完成后硬件 计数器自动加 1,重复将 16 个缓存空间写满,等待页操作执行。

EECON3 控制位 OP 选择页操作的实际动作(擦除/烧写)

EECON3 控制位 START 启动页操作, 结束后该位由硬件自动清零, 并自动清除缓存和重置硬件计数器; 此时由 EEADRH 和 EEADR 选择存储器页操作的页。



15.2.2 Flash 存储器地址寄存器

EEADR 和 EEADRH 寄存器能寻址最大 128 字的数据存储器或最大 8K 字节的程序存储器。

当选择程序存储器地址值时,地址的高字节被写入 EEADRH 寄存器而低字节被写入 EEADR 寄存器;注意的是程序存储器是按字读写的,每次读写会连续读写两个地址。

程序存储器读写地址设置示例:

当处于程序存储器区时,EEADR=0x00,EEADRH=0x00,实际读写地址为 0x0000~0x0001;当 EEADR=0x01,EEADRH=0x00,实际读写地址为 0x0002~0x0003;当 EEADR=0xFF,EEADRH=0x0F,实际读写地址为 0x1FFE~0x1FFF,以此类推。EEDAT 为低位地址的读写数据寄存器,EEDATH 为高位地址的读写数据寄存器。

当选择数据存储器地址值时,只将地址的低字节写入 EEADR 寄存器。

Flash 存储器地址寄存器 EEADR

0xFB	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EEADR	EEADR7	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

EEADR<7:4>指定存储器页操作的地址低4位

Flash 存储器地址寄存器 EEADRH

0xFC	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EEADRH					EEADRH3	EEADRH2	EEADRH1	EEADRH0
R/W					R/W	R/W	R/W	R/W
复位值					0	0	0	0

Bit7~Bit4 未用,读为0

Bit3~Bit0 EEADRH<3:0>: 指定程序存储器读/写操作的地址高4位 指定程序存储器页操作的地址高4位



15.2.3 Flash 存储器数据寄存器

Flash 存储器数据寄存器 EEDAT

0xF9	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EEDAT	EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	Χ	Χ	Χ	Χ	Χ	Χ	Χ	Х

Bit7~Bit0 EEDAT<7:0>: 要从存储器中读取或向存储器写入数据的低8位,或者要向缓存写入数据的低8位

Flash 存储器数据寄存器 EEDATH

0xFA	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
EEDATH	EEDATH7	EEDATH6	EEDATH5	EEDATH4	EEDATH3	EEDATH2	EEDATH1	EEDATH0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	Χ	Х	Х	Х	Х	Х	Х	Х

Bit7~Bit0 EEDATH<7:0>: 要从存储器中读取或向存储器写入数据的高8位,或者要向缓存写入数据的高8位



15.3 读 UID

每颗芯片拥有不同 96 位唯一身份识别号,即唯一 ID(Unique identification)。出厂时已经设置,用户不能修改。UID 的数据放在内部 CONFIG 区域,地址为 0x20-0x25 对应的 6 个字。

要读取 UID 数据,用户必须将地址的低位和高位分别写入 EEADR 和 EEADRH 寄存器, UID 的写 EECON1 寄存器的 EEPGD 控制位选择目标存储器类型,然后将控制位 RD 置 1。UID 读操作时,CPU 处于暂停状态,操作完成时,CPU 继续运行指令;存储器相应地址的值会被锁存到 EEDAT 和 EEDATH 寄存器中,用户可在随后的指令中读取这两个寄存器。

读 UID 数据流程示例:

- 1. 写 EECON1.EEPGD 控制位选择目标存储器的类型;
- 2. 将目标地址写入 EEADR 和 EEADRH 寄存器;
- 3. 将 EECON1.RD 置 1, 启动读操作(CPU 将暂停至操作完成);
- 4. 等待 RD 清零;
- 5. 读取 EEDAT 和 EEDATH 寄存器获取数据。



15.4 读 Flash 存储器

要读取 Flash 存储器内的数据,用户必须将地址的低位和高位分别写入 EEADR 和 EEADRH 寄存器,写 EECON1 寄存器的 EEPGD 控制位选择目标存储器类型,然后将控制位 RD 置 1。FLASH 存储器读操作时,CPU处于暂停状态,操作完成时,CPU继续运行指令;存储器相应地址的值会被锁存到 EEDAT 和 EEDATH 寄存器中,用户可在随后的指令中读取这两个寄存器。

读程序/数据存储器数据流程示例:

- 6. 写 EECON1.EEPGD 控制位选择目标存储器的类型;
- 7. 将目标地址写入 EEADR 和 EEADRH 寄存器;
- 8. 将 EECON1.RD 置 1, 启动读操作(CPU 将暂停至操作完成);
- 9. 等待 RD 清零;
- 10. 读取 EEDAT 和 EEDATH 寄存器获取数据。



15.5 写 Flash 存储器

对 Flash 存储器进行修改操作前,需要先设置 EECON1 寄存器的 EEPGD,选择程序或者数据存储器,再向 EECON2 写入特定序列以使能存储器的修改操作;

修改 Flash 存储器数据有两种方式:字写和页操作;字写操作是集成了清缓存、单次写缓存、擦除和烧写,其特点是能写特定地址的 Flash 存储器;而页操作则是用于为了批量操作 Flash 存储器,提高修改效率的一种方式。在实际应用中,按需求选用两种方式。

Flash 存储器进行修改操作时, CPU 处于暂停状态, 操作完成后, CPU 继续运行指令;

15.5.1 字写

Flash 存储器的字写操作是通过使能 EECON1 控制位 WR 实现的;用户首先应选择存储器的类型,再将该单元的地址写入 EEADR 和 EEADRH 寄存器并将数据写入 EEDAT 和 EEDATH 寄存器,然后将 EECON1中的 WREN 位置 1以使能写操作,向 EECON2写入特定序列后将 EECON1控制位 WR 置 1启动写操作。在该代码段中应禁止中断,避免写操作被中断。

在不更新存储器数据时,用户应该始终保持 WREN 位清零,这种机制可防止由于代码执行错误(即程序出现异常跑飞)导致误写 Flash 存储器。一个写过程启动后,将 WREN 位清零将不会影响此写周期。

写数据存储器流程示例:

- 1. 设置 EECON1.EEPGD 选择数据存储器:
- 2. 将目标地址写入 EEADR 寄存器;
- 3. 将数据写入 EEDAT 和 EEDATH 寄存器:
- 4. 将 EECON1.WREN 置 1, 允许写周期;
- 5. 关闭中断:
- 6. 向 EECON2 写入特定的序列(先写 0x55, 再写 0xAA);
- 7. 将 EECON1.WR 置 1, 启动写操作(CPU 将暂停至操作完成);
- 8. 等待 6 个 NOP 指令后, 判断等待 WR 是否清零;
- 9. 将 EECON1.WREN 清零;
- 10. 恢复中断;
- 11. 读取 EECON1.WRERR 判断是否出错,出错需再次执行写操作。

写程序存储器流程示例:

- 1. 设置 EECON1 控制位 EEPGD 选择程序存储器;
- 2. 将目标地址写入 EEADR 和 EEADRH 寄存器:
- 3. 将数据写入 EEDAT 和 EEDATH 寄存器;
- 4. 将 EECON1 控制位 WREN 置 1, 允许写周期;
- 5. 关闭中断:
- 6. 向 EECON2 写入特定的序列(先写 0x69, 再写 0x96);
- 7. 将 EECON1 控制位 WR 置 1, 启动写操作(CPU 将暂停至操作完成);
- 8. 等待 6 个 NOP 指令后, 判断等待 WR 是否清零;
- 9. 将 EECON1 控制位 WREN 清零;
- 10. 恢复中断:
- 11. 读取 EECON1 标志位 WRERR 判断是否出错,出错需再次执行写操作。

注意: 当系统配置中的程序存储器写保护位有效时, 对该程序存储器区间无法启动写操作;



15.5.2 页操作

Flash 存储器的页操作有 4 种: 清缓存、写缓存、页擦除和页烧写;在执行页操作前,需要选定存储器的类型和向 EECON2 寄存器写入特定序列以使能 Flash 存储器对应空间的修改操作;页操作时 CPU 处于暂停状态,操作完成后,CPU 继续运行指令。页操作的时间是由内部定时控制的。

15.5.2.1 清缓存

Flash 存储器的清缓存操作由硬件自动启动,有以下两种方式产生清缓存操作:

- 1. 选择操作存储器的类型,向 EECON2 写入特定序列后,使能 EECON3 控制位 HVPLEN 以使能缓存, 此时硬件会自动启动清缓存操作, 并使能硬件计数器。
- 2. 保持 EECON3 控制位 HVPLEN 为 1,在 Flash 存储器页擦除或页烧写结束前,硬件均会自动启动清缓存操作和重置硬件计数器;

15.5.2.2 写缓存

Flash 存储器的写缓存操作是在缓存使能时(HVPLEN 为 1),由写 EEDAT 寄存器启动;此时写 EEDAT 寄存器会将 EEDATH 和 EEDAT 寄存器内的数据更新至硬件计数器对应地址的缓存空间,完成后硬件计数器自动加 1,重复将 16 个缓存空间(0x0~0xf)写满,等待页擦除或页烧写启动。在缓存写满后,在清缓存前不得再往缓存中写入任意数据,否则将可能导致缓存数据异常。

15.5.2.3 页擦除

Flash 存储器的页擦除操作是在清缓存和写缓存后,由 EEADRH<3:0>和 EEADR<7:4>组合选择页,通过 EECON3 选择位 OP 选择擦除,并使能 EECON3 控制位 START 启动,擦除结束后 START 自动清零。页擦除结束前,硬件会自动启动清缓存操作和重置硬件计数器。



15.5.2.4 页烧写

Flash 存储器的页烧写操作是,在页擦除和写缓存后,由 EEADRH<3:0>和 EEADR<7:4>组合选择页,通过 EECON3 选择位 OP 选择烧写,并使能 EECON3 控制位 START 启动,烧写结束后 START 自动清零。页烧写结束前,硬件会自动启动清缓存操作和重置硬件计数器。

页操作程序存储器的流程示例:

- 1. 设置 EECON1 控制位 EEPGD 选择程序存储器;
- 2. 关闭中断;
- 3. 向 EECON2 写入特定的序列(先写 0x69, 再写 0x96);
- 4. 使能 EECON3.HVPLEN, 硬件自动清除缓存并使能硬件计数器;
- 5. 写 EEADRH/EEADR 选择页;
- 6. EECON3.OP[1:0]选择擦除操作;
- 7. 先写 EEDATH, 再写 EEDAT 启动写缓存;
- 8. 重复第5步,将依次写满16个缓存空间;
- 9. 写 EECON3.START 启动擦除:
- 10. 等待 6 个 NOP 指令后, 判断等待 START 是否清零;
- 11. EECON3.OP[1:0]选择烧写操作
- 12. 先写 EEDATH, 再写 EEDAT 启动写缓存;
- 13. 重复第 12 步,将依次写满 16 个缓存空间;
- 14. 写 EECON3.START 启动烧写;
- 15. 等待 6 个 NOP 指令后, 判断等待 START 是否清零;
- 16. 清零 EECON3.OP[1:0]:
- 17. 清零 EECON3.HVPLEN;
- 18. 恢复中断。

注意: 当系统配置中的程序存储器写保护位有效时, 对该程序存储器区间无法启动页擦除/页烧写操作。

www.mcu.com.cn 144 / 155 V0.1.0



15.6 Flash 存储器操作注意事项

15.6.1 关于 Flash 存储器的操作时间

Flash 存储器的操作时间是由内部定时器控制的,具体时间如下表所示:

操作类型	定时器时钟	操作时间	单位
清缓存		0.75	us
写缓存(单次)		1.25	us
页擦除	F _{8M} =8MHz	2.82	ms
页烧写		1.80	ms
字写		4.62	ms

由上述时间关系可以看出、字写和单次页写所需要的总时间几乎是一样的。

15.6.2 写校验

根据具体的应用,一般要求进行软件写校验。

15.6.3 避免误写的保护

有些情况下,用户可能不希望向 Flash 存储器写入数据。为防止发生误写,芯片内嵌了各种保护机制。 上电时清零 WREN 位。而且,上电延时定时器(延迟时间为 16ms)会防止对 EEPROM 执行写操作。 写操作的启动序列以及 WREN 位将共同防止在以下情况下发生误写操作:

- ◆ 欠压
- ◆ 电源毛刺
- ◆ 软件故障



16. 比较器(CMP)

16.1 CMP 功能框图




图 16-1: CMP 的功能框图

16.2 CMP 功能特性

- ◆ 比较器失调电压≤±10mv;
- ◆ 输入共模电压范围: 0V~VDD-1.3V;
- ◆ 内置 1 个电阻分压模块,参考电压为 VDD;
- ◆ 比较器结果可选上升沿或下降沿触发中断:
- ◆ 比较器结果可选择从 GPIO 输出,且支持取反输出。

16.3 CMP 相关功能

16.3.1 CMP 功能描述

图 16-1 显示了 CMP 的功能框图。CMP 正端输入可通过配置 CMPCON2 寄存器的 CMPPS 位来选择 CMP_+端口或者内部电阻分压输出信号 V_{R1} ; 负端输入可通过配置 CMPCON0 寄存器的 CMPNS<2:0>位来选择 CMP_x-端口、内部电阻分压输出信号 V_{R1} 或者 1.2V BG 电压。当 CMP 正端输入电压大于负端输入电压时,CMP 经过数字滤波后输出 1; 反之,如果 CMP 正端输入电压小于负端输入电压,则 CMP 经过数字滤波后输出 0。



16.3.2 CMP 内部电阻分压输出

CMP 内部集成了一个电阻分压模块,参考电压为 VDD。可通过配置 CMPCON1 寄存器的 RBIAS1_H、RBIAS1_L、LVDS1<3:0>等控制位的值来获得不同的电阻分压输出 V_{R1},根据 RBIAS1_H、RBIAS1_L 这两个位的不同值,V_{R1} 有如下 4 种计算公式:

RBIAS1_H	RBIAS1_L	V _{R1} 计算公式
0	0	$V_{R} = \frac{1}{4} *VDD + \frac{n+1}{32} *VDD$
0	1	$V_R = \frac{n+1}{24} *VDD$
1	0	$V_{R} = \frac{1}{5} *VDD + \frac{n+1}{40} *VDD$
1	1	$V_R = \frac{n+1}{32} *VDD$

注: n 为 LVDS1<3:0>的值,即 n=0,1,2.....14,15。

16.3.3 CMP 监测电源电压

根据图 17-1 的 CMP 功能框图和 17.3.2 里的公式可知,当 CMP 的负端选择 BG 1.2V,正端选择内部 电阻分压输出 V_{R1} 时,可以通过 CMP 来检测电源电压,当电源电压低于设定值时 CMP 输出 0,电源电压高于设定值时 CMP 输出 1,通过配置 RBIAS1_H、RBIAS1_L、LVDS1<3:0>的值可设定不同的电压监测点,具体如下表:

RBIAS1_H	RBIAS1_L	LVDS1[3:0]	监测值(V)	RBIAS1_H	RBIAS1_L	LVDS1[3:0]	监测值(V)	RBIAS1_H	RBIAS1_L	LVDS1[3:0]	监测值(V)
0	1	0101	4.80	0	0	0100	2.95	1	0	1101	2.18
1	0	0010	4.36	0	1	1001	2.88	0	0	1001	2.13
0	0	0000	4.27	1	0	1000	2.82	1	0	1110	2.09
0	1	0110	4.11	0	0	0101	2.74	0	1	1101	2.06
1	0	0011	4.00	1	0	1001	2.67	0	0	1010	2.02
0	0	0001	3.84	0	1	1010	2.62	1	0	1111	2.00
1	0	0100	3.69	0	0	0110	2.56	-	•	-	-
0	1	0111	3.60	1	0	1010	2.53	•	•	•	-
0	0	0010	3.49	0	0	0111	2.40	•	•	•	-
1	0	0101	3.43	1	0	1100	2.29		•		-
0	0	0011	3.20	0	0	1000	2.26	-	•	-	-
1	0	0111	3.00	0	1	1100	2.22	-	-	-	-

www.mcu.com.cn 147 / 155 V0.1.0



16.3.4 CMP 的中断使用

若要使用 CMP 的中断功能则可以通过以下配置步骤来开启:

- ◆ 配置寄存器 CMPCON2 的 CMPPS 位选择正端输入;
- ◆ 配置寄存器 CMPCON0 的 CMPNS<2:0>位选择负端输入;
- ◆ 配置寄存器 CMPCON1 的 CMPIM 位选择上升沿或者下降沿触发中断;
- ◆ 配置寄存器 CMPCON0 的 CMPEN 位使能比较器;
- ◆ 延时等待 2us;
- ◆ 清零 PIR3 寄存器的 CMPIF 位:
- ◆ 置 1 PIE3 寄存器的 CMPIE 位, 使能比较器中断;
- ◆ 置 1 INTCON 寄存器的 GIE 位, 开启全局中断。

16.3.5 CMP 中断休眠唤醒

CMP 中断可将芯片从休眠模式下唤醒.

16.3.6 CMP 结果输出引脚配置

CMP 的输出经过数字滤波后,通过读寄存器 CMPCON0 的 CMPOUT 位得到当前比较的结果;还可以通过以下的配置步骤输出到 CMP O 引脚:

- ◆ 将 COUT X 引脚对应的 PnTRISx 控制位置 1 来配置为输出口;
- ◆ 配置寄存器 CMPCON0 的 CMP1NV 位来选择正向输出或反向输出;
- ◆ 配置寄存器 CMPCON0 的 CMPOEN 位来选择 CMP 结果输出到 GPIO;
- ◆ 配置寄存器 CMPCON2 的 CMPO SEL 位来选择对应的 COUT X 引脚。



16.4 CMP 相关寄存器

CMP 控制寄存器 CMPCON0

0XD1	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CMPCON0	CMPEN	CMPLV	CMPNS2	CMPNS1	CMPNS0	CMPNV	CMPOUT	CMPOEN
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W
复位值	0	0	0	0	0	0	0	0

Bit7 CMP1EN: CMP使能位

1= 使能CMP 0= 禁止CMP

Bit6 CMPLV: CMP结果滤波时间选择位

1= 滤波时间为1us

0= 不经过滤波

Bit5~Bit3 CMPNS<2:0>: CMP负端输入选择位

000= C0N_A端口 001= C0N_B端口 010= C0N_C端口

011= 保留

100= VDD经过内部电阻分压后的电压

101= BG 11x= BG

Bit2 CMPNV: COUT X端口输出取反控制位

1= CMPOUT在COUT_X端口取反输出 0= CMPOUT在COUT_X端口正常输出

Bit1 CMPOUT: CMP结果位

Bit0 CMPOEN: COUT_X端口输出使能位

1= 使能COUT_X端口输出CMPOUT 0= 禁止COUT X端口输出CMPOUT

CMP 控制寄存器 CMPCON1

0xD2	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CMPCON1	CMPIM		RBIAS1_H	RBIAS1_L		LVDS	31<3:0>	
R/W	R/W		R/W	R/W	R/W	R/W	R/W	R/W
复位值	0		0	0	0	0	0	0

Bit7 CMPIM: CMP中断触发边沿选择

1= CMP输出的下降沿触发中断 0= CMP输出的上升沿触发中断

Bit6 保留

Bit5 RBIAS1_H: 具体用法参考CMP1的功能框图 Bit4 RBIAS1_L: 具体用法参考CMP1的功能框图

Bit3~Bit0 LVDS1<3:0>: 内部电阻分压比选择位



CMP 控制寄存器 CMPCON2

0xD3	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CMPCON2					CMPO_S	SEL<1:0>	CMPPS	S<1:0>
R/W					R/W	R/W	R/W	R/W
复位值					0	0	0	0

Bit7~Bit4 未用。

Bit3~Bit2 CMPO_SEL<1:0>: CMP输出口选择位

00= C0OUT_A端口 01= C0OUT_B端口 1x= C0OUT_C端口

Bit1~Bit0 CMPPS<1:0>: CMP正端输入选择位

00= COP_A端口 01= COP_B端口 10= COP_C端口

11= VDD经过内部电阻分压后的电压



17. 指令

汇编指令总共包括 5 类: 算术运算、逻辑运算、数据传送运算、布尔操作和程序分支指令,这些指令全部都与标准 8051 兼容。

17.1 符号说明

符合	说明			
Rn	工作寄存器 R0-R7			
Direct	内部数据存储器 RAM 的单元地址(00H-FFH)或特殊功能寄存器 SFR 中的地址			
@Ri	间接寻址寄存器(@R0 或 @R1)			
#data	8 位二进制常数			
#data16	在指令中的 16 位二进制常数			
Bit	内部数据存储器 RAM 或特殊功能寄存器 SFR 中的位地址			
Addr16	16 位地址,地址范围 0-64KB 地址空间			
Addr11	11 位地址,地址范围 0-2KB 地址空间			
Rel	相对地址			
Α	累加器			



17.2 指令一览表

助记符	<u></u>	描述
		油位
运算类	A D:-	
ADD	A,Rn	累加器加寄存器
ADD	A,direct	累加器加直接寻址单元
ADD	A,@Ri	累加器加间接寻址 RAM
ADD	A,#data	累加器加立即数
ADDC	A,Rn	累加器加寄存器和进位标志
ADDC	A,direct	累加器加直接寻址单元和进位标志
ADDC	A,@Ri	累加器加间接寻址 RAM 和进位标志
ADDC	A,#data	累加器加立即数和进位标志
SUBB	A,Rn	累加器減寄存器和进位标志
SUBB	A,direct	累加器减直接寻址单元和进位标志
SUBB	A,@Ri	累加器减间接寻址 RAM 和进位标志
SUBB	A,#data	累加器减立即数和进位标志
INC	A	累加器加 1
INC	Rn	寄存器加 1
INC	direct	直接寻址单元加 1
INC	@Ri	间接寻址 RAM 加 1
INC	DPTR	数据指针加 1
DEC	A	累加器减 1
DEC	Rn	寄存器减 1
DEC	direct	直接寻址单元减 1
DEC	@Ri	间接寻址 RAM 减 1
MUL	A,B	累加器乘寄存器 B
DIV	A,B	累加器除以寄存器 B
DA	A	十进制调整
逻辑运算	算类	
ANL	A,Rn	累加器与寄存器
ANL	A,direct	累加器与直接寻址单元
ANL	A,@Ri	累加器与间接寻址 RAM
ANL	A,#data	累加器与立即数
ANL	direct,A	直接寻址单元与累加器
ANL	direct,#data	直接寻址单元与立即数
ORL	A,Rn	累加器或寄存器
ORL	A, direct	累加器或直接寻址单元
ORL	A,@Ri	累加器或间接寻址 RAM
ORL	A, #data	累加器或立即数
ORL	direct,A	直接寻址单元或累加器
ORL	direct,#data	直接寻址单元或立即数
XRL	A,Rn	累加器异或寄存器
XRL	A,direct	累加器异或直接寻址单元
XRL	A,@Ri	累加器异或间接寻址 RAM
XRL	A,#data	累加器异或立即数
XRL	direct,A	直接寻址单元异或累加器
XRL	direct,#data	直接寻址单元异或立即数
CLR	Α	累加器清 0
CPL	A	累加器取反



助记符		描述
RL	Α	累加器左循环移位
RLC	Α	累加器连进位标志左循环移位
RR	Α	累加器右循环移位
RRC	Α	累加器连进位标志右循环移位
SWAP	Α	累加器高 4 位与低 4 位交换
数据传输	俞类	
MOV	A,Rn	寄存器传送到累加器
MOV	A,direct	直接寻址单元传送到累加器
MOV	A,@Ri	间接寻址 RAM 送累加器
MOV	A,#data	立即数送累加器
MOV	Rn,A	累加器送寄存器
MOV	Rn,direct	直接寻址单元送寄存器
MOV	Rn,#data	立即数送寄存器
MOV	direct,A	累加器送直接寻址单元
MOV	direct,Rn	寄存器送直接寻址单元
MOV	direct1,direct2	直接地址单元传送到直接寻址单元
MOV	direct,@Ri	间接寻址 RAM 送直接寻址单元
MOV	direct,#data	立即数送直接寻址单元
MOV	@Ri,A	累加器送间接寻址 RAM
MOV	@Ri,direct	直接寻址单元送间接寻址 RAM
MOV	@Ri,#data	立即数送间接寻址 RAM
MOV	DPTR,#data16	16 位立即数送数据指针
MOVC	A,@A+DPTR	查表数据送累加器(DPTR 为基址)
MOVC	A,@A+PC	查表数据送累加器(PC 为基址)
MOVX	A,@Ri	外部 RAM 单元送累加器(8 位地址)
MOVX	A,@DPTR	外部 RAM 单元送累加器(16 位地址)
MOVX	@Ri,A	累加器送外部 RAM 单元(8 位地址)
MOVX	@DPTR,A	累加器送外部 RAM 单元(16 位地址)
PUSH	direct	直接寻址单元压入栈顶
POP	direct	栈顶弹出直接寻址单元
XCH	A,Rn	累加器与寄存器交换
XCH	A, direct	累加器与直接寻址单元 RAM 交换
XCH	A,@Ri	累加器与间接寻址单元 RAM 交换
XCHD	A,@Ri	累加器与间接寻址单元 RAM 交换低 4 位
布尔运算	草类	
CLR	С	C清零
CLR	bit	直接寻址位清零
SETB	С	C 置位
SETB	bit	直接寻址位置位
CPL	С	C 取反
CPL	bit	直接寻址位取反
ANL	C,bit	C 逻辑与直接寻址位
ANL	C,/bit	C 逻辑与直接寻址位的反
ORL	C,bit	C 逻辑或直接寻址位
ORL	C,/bit	C 逻辑或直接寻址位的反
MOV	C,bit	直接寻址位送 C
MOV	bit,C	C 送直接寻址位
程序跳轴	 专类	



助记符		描述
ACALL	addr11	2K 地址范围内绝对调用
LCALL	addr16	64K 地址范围内长调用
RET		子程序返回
RETI		中断返回
AJMP	addr11	2K 地址范围内绝对转移
LJMP	addr16	64K 地址范围内长转移
SJMP	rel	相对短转移
JMP	@A+DPTR	相对长转移
JZ	rel	累加器为 0 转移
JNZ	rel	累加器不为 0 转移
JC	rel	C 为 1 转移
JNC	rel	C 为 0 转移
JB	bit,rel	直接寻址位为 1 转移
JNB	bit,rel	直接寻址位为 0 转移
JBC	bit,rel	直接寻址位为 1 转移,并清该位
CJNE	A,direct,rel	累加器与直接寻址单元不等转移
CJNE	A,#data,rel	累加器与立即数不等转移
CJNE	Rn,#data,rel	寄存器与立即数不等转移
CJNE	@Ri,#data,rel	间接寻址单元 RAM 与立即数不等转移
DJNZ	Rn,rel	寄存器减1不为0转移
DJNZ	direct,rel	直接寻址单元减 1 不为 0 转移
NOP		空指令
读取—修	改一写入指令(Rea	id-Modify-Write)
ANL		逻辑 (ANL direct, A 与 ANL direct, #data)
ORL		逻辑或(ORL direct, A 与 ORL direct, #data)
XRL		逻辑异或 (XRL direct, A 与 XRL direct, #data)
JBC		直接寻址位为 1 转移,并清该位 (JBC bit, rel)
CPL		取反 (CPL bit)
INC		加 1 (INC direct)
DEC		减 1. (DEC direct)
DJNZ		减 1 不为 0 转移(DJNZ direct, rel)
MOV	bit,C	C 送直接寻址位
CLR	bit	直接寻址位清零
SETB	bit	直接寻址位置位
·		



18. 版本修订说明

版本号	时间	修订内容
V0.1.0	2024年11月	初始版本